没有任何寄存器逻辑,RTL设计是不完整的。RTL是寄存器传输级或逻辑,用于描述依赖于当前输入和过去输出的数字逻辑。
同步和异步复位
在ASIC/FPGA设计中,何时使用异步复位或同步复位总是导致设计者头脑混乱。同步复位信号在时钟边缘和数据路径的一部分进行采样,而异步复位信号的采样与时钟信号无关,而与数据路径或数据输入逻辑的一部分无关。本节介绍使用异步和同步复位的Verilog RTL for 触发器。
D触发器异步复位
异步复位不是数据路径的一部分,用于初始化触发器,而不考虑时钟边沿,因此称为异步复位。这种初始化触发器的技术不推荐用于生成内部复位信号,因为它容易出现故障。设计者需要注意在内部同步该复位信号,以避免出现故障。内部同步复位信号应用于存储元件。复位解除(reset deassertion)是异步复位信号的主要问题,采用两级同步器可以克服这一问题。两级同步器(Level synchronizer)避免了复位解除期间的绕线情况。
Verilog RTL如图所示,使用低电平异步复位信号“reset_n”(示例5.3)。
图5.10显示了具有异步复位“reset_n”的D触发器的综合逻辑。
示例5.3 D触发器,带低电平异步复位信号“reset_n”输入
图5.10 带低电平异步复位信号输入的综合D触发器
D触发器同步复位
在同步复位中,复位信号是作为数据路径的数据输入的一部分,取决于活动时钟边沿。同步复位不存在故障或危险(glitches or hazards)问题,因此这种方法最适合设计。该机制不需要额外的同步电路。
例5.4中描述了Verilog RTL,它使用低电平同步复位信号“reset_n”。
示例5.4 D触发器,带有源低同步复位输入
图5.11同步复位D触发器的综合逻辑
带同步复位输入的正边沿触发D触发器的综合逻辑如图5.11所示。
带使能异步复位的触发器
在大多数实际应用中,需要多个异步输入。考虑一个应用程序,当激活输入时,它需要加载输入数据。即使在复位信号激活且有效时,也必须等待初始化寄存器。如果两个异步输入同时到达,则输出应取决于这些信号的优先级分配。
如示例5.5所示,两个异步输入被命名为“reset_n”和“load_en”。“ reset_n”具有最高优先级,“load_en”具有最低优先级。使用“if-else”构造优先级。
综合逻辑如图5.12所示。
示例5.5带异步“reset_n”和“load_en”的D触发器的Verilog RTL
图5.12异步复位D触发器的综合输出
带使能同步复位的触发器
如果多个信号或输入是数据路径的一部分,并且在时钟的活动边沿上采样,则在时钟的活动边缘上分配时序单元的输出。考虑示例5.6中所示的Verilog RTL,输入“reset_n”和“load_en”是同步输入并在时钟的正边上采样。同步输入“reset_n”具有最高优先级,“load_en”具有最低优先级。
综合逻辑如图5.13所示,“reset_n”和“load_en”是数据路径的一部分。
示例5.6带同步“reset_n”和“load_en”的D触发器
图5.13带同步“reset_n”和“load_en”的综合逻辑
审核编辑:郭婷
相关推荐
的是异步复位,所以主要看了一下异步复位的缺点:1)复位信号在时钟有效沿或其附近释放时,容易使寄存器或触发器进入亚稳态;2)容易受到毛刺的影响;3)难以仿真,难以进行静态时序分析。上面的前两条应该对我
发表于 11-04 14:26
[/td]同步复位sync异步复位async特点复位信号只有在时钟上升沿到来时才能有效。无论时钟沿是否到来,只要复位信号有效,就进行复位。Verilog描述always@(posedge CLK
发表于 11-14 16:03
and Removal Analysis分析)。缺点: 当时钟丢失时,不能复位内部逻辑。异步复位(不推荐使用) 优点:当时钟丢失时,能复位内部逻辑。 缺点:不能避免毛刺的产生;不能做recovery 和
发表于 03-20 21:57
新手,verilog描述异步置0,异步置1功能的D触发器,置0低电平有效,置1高电平有效,用modelsim仿真时,个别时序存在问题,费解,请指出问题所在。谢谢。代码及仿真图形如下:module
发表于 04-04 20:55
请问异步复位和同步复位是否可以共存?有什么影响?
发表于 10-08 17:50
使用带同步清零端的D触发器(清零高电平有效,在时钟下降沿执行清零操作)设计下一个下降沿触发的D触发器,只能使用行为语。使用设计出的D触发器输出一个周期为10个时间单位的时钟信号。下面是网上的答案
发表于 07-30 21:01
本帖最后由 hxing 于 2016-5-7 14:47 编辑
最近看到一篇关于 同步复位和异步复位的比较 的帖子,感觉讲的很清晰,遂转载了无论同步还是异步复位,在对触发器时序进行分析的时候
发表于 05-05 23:11
逻辑可构成时序逻辑电路,简称时序电路。现在讨论实现存储功能的两种逻辑单元电路,即锁存器和触发器。双稳态:电子电路中。其双稳态电路的特点是:在没有外来触发信号的作用下,电路始终处于原来的稳定状态。在外
发表于 05-21 06:50
` 大家好,谈到同步复位和异步复位,那咱们就不得不来聊一聊复位这个词了。在数字逻辑电路设计中,电路通过复位来启动,复位犹如数字电路的“起搏器”。那在设计中,主要会出现以下三种类型的,一是无复位
发表于 01-30 11:01
同步复位,何时采用异步复位;2. 复位电路是用来干嘛的;3. 激励和响应的分析(单拍潜伏期)是否适用与复位逻辑。1. 电路中,何时采用同步或异步,取决与设计者,取决于当前设计电路的需要。一般而言:高速
发表于 04-24 13:23
[table][tr][td] 无论同步还是异步复位,在对触发器时序进行分析的时候,都要考虑复位端与时钟的相位关系。对于同步复位,复位信号可以理解为一个普通的数据信号,它只有在时钟的跳变沿才会其作用
发表于 07-03 02:49
用Qn(t)表示现态函数,用Qn+1(t)表示次态函数。它们统称为状态函数,一个时序电路的主要特征是由状态函数给出的。三:时序电路的特征时序电路中记忆功能是靠触发器来实现的,我们设计和分析时序电路
发表于 08-23 10:36
”,分别称为置“1”端和置“0”端。常见的触发器有R-S触发器、D触发器和J-K触发器等三种,下面简单说明它们的工作原理。类型种类按逻辑功能不同分为:RS触发器、D触发器、JK触发器、T触发器。按触发
发表于 12-25 17:09
复位的目的复位的基本目的是使器件进入到可以稳定工作的确定状态,这避免了器件在上电后进入到随机状态导致跑飞了。在实际设计过程中,设计者必须选择最适合于设计本身的复位方式。耳熟能详的是同步复位和异步复位
发表于 01-08 06:00
人复位信号的有效沿即可,当复位信号有效沿到达时,无论时钟沿是否有效,复位均会立即发挥其功能。 大多数目标器件和ASIC库的触发器均包含异步复位端口,异步复位会直接接人触发器的异步复位
发表于 06-30 07:00
本文来自芯社区,谢谢。1:什么是同步逻辑和异步逻辑? 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统
发表于 07-26 08:26
什么是同步逻辑和异步逻辑?同步电路和异步电路的区别在哪?为什么触发器要满足建立时间和保持时间?什么是亚稳态?为什么两级触发器可以防止亚稳态传播?
发表于 08-09 06:14
触发器没有使用相同的时钟信号,需要分析哪些触发器时钟有效哪些无效分析步骤和同步时序电路一样,不过要加上时钟信号有关D触发器的例题抄自慕课上的一个题目,注意第二个触发器反相输出端同时连接到复位端JK
发表于 09-06 08:20
D触发器中PRN、CLRN区别在Quartus II当中查看RTL视图会有PRN和CLRN(CLR)两个引脚的区别PRN是异步置位,可以将输出Q置为输入D(输出Q立马变成输入D)CLRN(CLR)是异步复位,将输出Q置地。
发表于 01-11 06:43
复位中的同步复位和异步复位问题:恢复时间是指异步复位信号释放和时钟上升沿的最小距离,在“下个时钟沿”来临之前变无效的最小时间长度。这个时间的意义是,如果保证不了这个最小恢复时间,也就是说这个异步控制
发表于 01-17 06:08
异步复位,同步释放的理解目录目录同步复位和异步复位异步复位 同步复位 那么同步复位和异步复位到底孰优孰劣呢?异步
发表于 01-17 07:01
波形图,复位信号无效时,输出led_out居然与输入key_out的值同步变化,也就是输出居然不满足D触发器的特性。引出了一个问题,D触发器,CLK突变时,输入D也突变,触发器的输出应该如何判定?
发表于 01-25 22:41
教学目标:1、 掌握钟控同步RS触发器的电路组成2、 掌握钟控同步RS触发器的工作原理及逻辑功能3、 了解触发器的应用教学重难点:重点:钟控同步 RS 触
发表于 08-18 14:57
•16次下载
1、掌握锁存器、触发器的电路结构和工作原理;
2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能;
3、正确理解锁存器、触发器的动态特性
发表于 08-18 16:39
•233次下载
一、基本要求1、理解R-S触发器、J-K触发器和D触发器的逻辑功能;2、掌握触发器构成的时序电路的分析,并了解其设计方法;3、理解计数器和寄存器的概念和功能,并掌握它
发表于 08-26 11:40
•57次下载
1、掌握触发器功能的测试方法。
2、掌握基本RS触发器的组成及工作原理。
3、掌握集成JK触发器和D触发器的逻辑功能及触发方式。
4、掌握几种主要触发器之间相互转换的方法。
5、通过实验、体会CPLD芯片的高集成度和
发表于 07-10 14:39
•18次下载
实验内容 将基本RS触发器,同步RS触发器,集成J-K触发器,D触发器同时集成一个CPLD芯片中模拟其功能,并研究其相互转换的方法。 实验的具体实现要连线测试。 原理图 如图6-1
发表于 12-05 09:33
•13次下载
同步复位:顾名思义,同步复位就是指复位信号只有在时钟上升沿到来时,才能有效。否则,无法完成对系统的复位工作。用Verilog描述如下:异步复位:它是指无论时钟沿是否到来,只要复位信号有效,就对系统进行复位。
发表于 09-14 08:00
•0次下载
异步复位,同步释放的理解目录目录 同步复位和异步复位 异步复位 同步复位 那么同步复位和异步复位到底孰优孰劣呢?
发表于 01-17 12:53
•4次下载
具有置位和复位功能的低功耗 D 型触发器;正边沿触发-74AUP1G74
发表于 02-07 19:00
•0次下载
具有置位和复位功能的低功耗 D 型触发器;正边沿触发-74AUP1G74_Q100
发表于 02-09 19:24
•0次下载
带复位功能的单D型触发器;上升沿触发-74LVC1G175_Q100
发表于 02-10 19:22
•0次下载
带复位功能的单D型触发器;上升沿触发-74LVC1G175
发表于 02-10 19:22
•0次下载
带复位功能的低功耗D型触发器;上升沿触发-74AUP1G175
发表于 02-14 18:54
•0次下载
具有置位和复位功能的单 D 型触发器;上升沿触发-74LVC1G74_Q100
发表于 02-15 19:26
•0次下载
具有置位和复位功能的单 D 型触发器;上升沿触发-74LVC1G74
发表于 02-15 19:27
•0次下载
带复位功能的双 JK 触发器;下降沿触发-74HC73
发表于 02-15 19:33
•1次下载
具有置位和复位功能的双 D 型触发器;上升沿触发-74HC_HCT74
发表于 02-15 19:35
•0次下载
带复位功能的八路 D 型触发器;上升沿触发-74HC_HCT273
发表于 02-15 19:43
•0次下载
带复位功能的十六进制 D 型触发器;上升沿触发-74HC_HCT174
发表于 02-15 19:44
•0次下载
带复位功能的八路 D 型触发器;上升沿触发-74LVC273
发表于 02-15 19:45
•0次下载
具有置位和复位功能的单 D 型触发器;上升沿触发-74LVC2G74
发表于 02-15 19:45
•0次下载
具有置位和复位功能的双 D 型触发器;上升沿触发-74LVC74A
发表于 02-15 19:50
•0次下载
具有置位和复位功能的双 JK 触发器;正 - 边 - 触发-74HC_HCT109
发表于 02-15 20:02
•0次下载
具有置位和复位功能的双 D 型触发器;上升沿触发-74ALVC74
发表于 02-15 20:11
•0次下载
带复位功能的双 JK 触发器;下降沿触发-74HC_HCT107_Q100
发表于 02-16 19:58
•0次下载
带复位功能的双 JK 触发器;下降沿触发-74HC_HCT107
发表于 02-16 19:58
•0次下载
具有置位和复位功能的单 D 型触发器;上升沿触发-74LVC2G74_Q100
发表于 02-16 20:45
•0次下载
具有置位和复位功能的双 D 型触发器;上升沿触发-74LV74_Q100
发表于 02-16 21:04
•0次下载
具有置位和复位功能的双 D 型触发器;上升沿触发-74LV74
发表于 02-16 21:04
•0次下载
具有复位功能的四路 D 型触发器;上升沿触发-74HC_HCT175_Q100
发表于 02-17 18:39
•0次下载
具有复位功能的四路 D 型触发器;上升沿触发-74HC_HCT175
发表于 02-17 18:40
•0次下载
具有置位和复位功能的双 JK 触发器;下降沿触发-74HC_HCT112
发表于 02-17 18:47
•0次下载
带复位功能的双 JK 触发器;下降沿触发-74HC73_Q100
发表于 02-17 19:04
•0次下载
具有置位和复位功能的双 D 型触发器;上升沿触发-74ABT74
发表于 02-17 19:21
•1次下载
带复位功能的八路 D 型触发器;上升沿触发-74AHC_AHCT273
发表于 02-17 19:29
•0次下载
带复位功能的八路 D 型触发器;上升沿触发-74LVC273_Q100
发表于 02-17 19:41
•0次下载
具有置位和复位功能的双 D 型触发器;上升沿触发-74LVC74A_Q100
发表于 02-17 20:05
•0次下载
具有置位和复位功能的双 D 型触发器;上升沿触发-74AHC_AHCT74_Q100
发表于 02-20 19:01
•0次下载
具有置位和复位功能的双 D 型触发器;上升沿触发-74AHC_AHCT74
发表于 02-20 19:01
•0次下载
具有置位和复位功能的双 D 型触发器;上升沿触发-74HC_HCT74_Q100
发表于 02-20 19:02
•0次下载
具有置位和复位功能的双 JK 触发器;上升沿触发-74HC_HCT109_Q100
发表于 02-20 19:08
•0次下载
D触发器
同步式D触发器逻辑电路图
D触发器功能
发表于 10-20 09:57
•1549次阅读
4.2.2 同步触发器二、同步D触发器1.电路结构2.逻辑功能3.特性方程4.状态转换图三、同步JK触发器1.电路结构2.逻辑功能3.特性方程4.状态转换
发表于 03-30 16:17
•3171次阅读
由与非门构成的同步RS触发器如图13-5(a)所示,其逻辑符号如图13-5(b)所示。图中门A和B构成基本触发器,门C和E构成触发引导电路。由图13-5(a)可见,基本触发器的输
发表于 08-18 09:00
•1.4w次阅读
为了避免同步RS触发器的输入信号同时为1,可以在S和R之间接一个“非门”,信号只从S端输入,并将S端改称为数据输入端D,如图15-8所示。这种单输入的触发器称为
发表于 08-18 09:06
•1.1w次阅读
一、空翻问题由于在CP=1期间,同步触发器的触发引导门都是开放的,触发器都可以接收输入信号而翻转,所以在CP=1期间,如果输入信号发生多次变化,触发器的
发表于 08-18 09:08
•1.8w次阅读
本次重点内容:1、触发器的概念和分类。2、同步触发器、主从触发器、边沿触发器的含义。
4.1.1 触发器概述一、触发
发表于 08-19 08:57
•1.7w次阅读
异步复位相比同步复位: 1. 通常情况下(已知复位信号与时钟的关系),最大的缺点在于异步复位导致设计变成了异步时序电路,如果复位信号出现毛刺,将会导致触发器的误动作,影响
发表于 04-20 14:41
•2507次阅读
异步复位原理:异步复位只要有复位信号系统马上复位,因此异步复位抗干扰能力差,有些噪声也能使系统复位,因此有时候显得不够稳定,要想设计一个好的复位最好使用异步复位同步释放。
发表于 11-30 08:45
•8.8w次阅读
在带有复位端的D触发器中,当reset信号“复位”有效时,它可以直接驱动最后一级的与非门,令Q端“异步”置位为“1”or“0”。这就是异步复位。当这个复位信号release时,Q的输出由前一级的内部输出决定。
发表于 11-30 09:15
•9504次阅读
JK触发器是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能,在各类集成触发器中,JK触发器的功能最为齐全。在实际应用中,它不仅有很强的通用性,而且能灵活地转换其他类型的触
发表于 12-25 17:30
•16.5w次阅读
异步复位同步释放 首先要说一下同步复位与异步复位的区别。 同步复位是指复位信号在时钟的上升沿或者下降沿才能起作用,而异步复位则是即时生效,与时钟无关。异步复位的好处
发表于 06-07 02:46
•1717次阅读
对于xilinx 7系列的FPGA而言,flip-flop支持高有效的异步复/置位和同步复位/置位。对普通逻辑设计,同步复位和异步复位没有区别,当然由于器件内部信号均为高有效,因此推荐使用高有效的控制信号,最好使用高有效的同步
发表于 07-13 09:31
•5600次阅读
JK触发器类似于SR触发器,但当J和K输入均为低电平时,状态没有变化,JK触发器的顺序操作与前一个具有相同“设置”和“复位”输入的SR触发器完全相同。这次的不同之处在于,即使 S 和 R 都处于逻辑“1”,“JK触发器”也没有SR L
发表于 06-26 15:56
•4362次阅读
首选我们来聊聊时序逻辑中最基础的部分D触发器的同步异步,同步复位即复位信号随系统时钟的边沿触发起作用,异步复位即复位信号不随系统时钟的边沿触发起作用,置数同理,rst_n表示低电平复位,我们都
发表于 07-26 10:17
•2.3w次阅读
同步复位和异步复位都是状态机的常用复位机制,图1中的复位电路结合了各自的优点。同步复位具有时钟和复位信号之间同步的优点,这可以防止时钟和复位信号之间发
发表于 08-12 15:20
•5990次阅读
JK触发器是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能,在各类集成触发器中,JK触发器的功能最为齐全。在实际应用中,它不仅有很强的通用性,而且能灵活地转换其他类型的触
发表于 11-08 14:48
•7.5w次阅读
异步复位信号a是异步复位信号源,异步复位信号b、c、d是到达触发器的异步信号。我们可以看到,b信号是在本周期就撤离了复位;c信号则由于复位恢复时间不满足,则可能导致触发器输出亚稳态;而d信号则由于延时太长(
发表于 06-26 05:36
•1.7w次阅读
根据代码,容易推断得出这是一个高电平触发、异步复位的触发器(或者叫异步置位),这也与前面的内容相符合(高电平触发复位,所以不用加反相器)。
发表于 11-14 11:32
•7683次阅读
产生毛刺,且易受环境的影响,不利于器件的移植; 同步电路 1. 电路的核心逻辑是由各种各样的触发器实现的,所以比较容易使用寄存器的异步复位/置位端,以使整个电路有一个确定的初始状态; 2. 整个电路是由时钟沿驱动的; 3. 以触发器为主体的同步时序电
发表于 12-05 11:53
•8337次阅读
在分析维持-阻塞边沿D触发器的工作原理之前,让我们先来看看 R0的复位功能 、S0的置位功能是如何实现的吧。
发表于 10-18 11:26
•1.7w次阅读
脉冲触发器由两个相同的电平触发的SR触发器组成,其中左SR触发器成为主触发器,右手侧称为从触发器。
发表于 02-11 10:56
•6000次阅读
针对异步复位、同步释放,一直没搞明白在使用同步化以后的复位信号时,到底是使用同步复位还是异步复位?
发表于 04-27 18:12
•3493次阅读
1 多时钟域的异步复位同步释放 当外部输入的复位信号只有一个,但是时钟域有多个时,使用每个时钟搭建自己的复位同步器即可,如下所示。 verilog代码如下: module CLOCK_RESET
发表于 05-08 09:59
•1849次阅读
复位/置位触发器(R、S分别是英文复位,置位的缩写)也叫做基本R-S触发器,是最简单的一种触发器,是构成各种复杂触发器的基础。
发表于 06-30 17:13
•8.4w次阅读
二级触发器同步后,第二季触发器的输出基本上是稳定值。后续逻辑根据稳定值,会有稳定的行为。这就是追求的系统稳定性。
发表于 08-11 09:14
•5252次阅读
复位信号在数字电路里面的重要性仅次于时钟信号。对一个芯片来说,复位的主要目的是使芯片电路进入一个已知的,确定的状态。主要是触发器进入确定的状态。在一般情况下,芯片中的每个触发器都应该是可复位的。
发表于 09-19 10:07
•7630次阅读
什么是RS触发器 其中R、S分别是英文复位 Reset 和置位 Set 的缩写,作为最简单的一种触发器,是构成各种复杂触发器的基础。RS触发器的逻辑电路图如下图所示。 RS触发器可以用与非门实现或者
发表于 10-19 17:49
•2835次阅读
其中R、S分别是英文复位Reset和置位Set的缩写,作为最简单的一种触发器,是构成各种复杂触发器的基础。RS触发器的逻辑电路图如下图所示。
发表于 02-08 09:19
•988次阅读
在针对特定的ASIC或FPGA之前,综合编译器使用的通用触发器具有高电平有效的置位和复位输入。
发表于 02-19 10:22
•103次阅读
在数字电子产品中,计数器是由一系列触发器组成的时序逻辑电路。顾名思义,计数器用于计算输入在负或正边沿转换中出现的次数。根据触发触发器的方式,计数器可以分为两类:同步计数器和异步计数器。了解这两种计数器
发表于 03-25 17:31
•1739次阅读
同步和异步时序电路都是使用反馈来产生下一代输出的时序电路。根据这种反馈的类型,可以区分这两种电路。时序电路的输出取决于当前和过去的输入。时序电路分为同步时序电路和异步时序电路是根据它们的触发器来完成的。
发表于 03-25 17:29
•842次阅读
评论