基于CMOS的非门、与非门、或非门设计
利用CMOS设计电路需先自行学习NMOS和PMOS的基本原理。
1、非电路设计
如图所示，非电路由一个PMOS和一个NMOS组成。 当uI=0，PMOS管导通，NMOS管关断，u0约等于VDD,为高电平; 当uI=VDD，PMOS管关断，NMOS管导通，u0约等于0，为低电平;
2、与非门设计
如图所示，与非门设计包含两个PMOS和两个NMOS。 两个PMOS并联，实现A、B两个任何一个为0，都能导通，使Y输出高电平。 两个NMOS串联，实现A、B两个同时为VDD，才能导通，使Y输出低电平。 下表中1代表VDD高电平，0代表低电平
| A | B | Y |
| 1 | 1 | 0 |
| 1 | 0 | 1 |
| 0 | 1 | 1 |
| 0 | 0 | 1 |
3、或非门
如图所示，或非门设计包含两个PMOS和两个NMOS。 两个PMOS串联联，实现A、B两个同时为0，才能导通，使Y输出高电平。 两个NMOS串联，实现A、B两个任何一个为VDD，就能导通，使Y输出低电平。 下表中1代表VDD高电平，0代表低电平
审核编辑：汤梓红
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
CMOS
+关注
关注
56文章
4845浏览量
231766 -
NMOS
+关注
关注
3文章
193浏览量
33241 -
非门
+关注
关注
1文章
27浏览量
33669 -
PMOS
+关注
关注
4文章
180浏览量
27994 -
与非门
+关注
关注
1文章
50浏览量
12322
发布评论请先 登录
相关推荐
为什么与非门触发器输入信号要非
与非门的输入为什么是R非S非，而或非门是RS。我百度到的说法是，与非门是低电平触发，或非门是高电平触发，也就是要使Q=1，与非门里S非=0，或非门S=1。那不都是S=1么，那与非门为什么要非
发表于 01-28 20:39
【数字电路】关于逻辑或非门系统特性分析教程
或非门IC包括：TTL逻辑或非门74LS02四路2输入74LS27三路3输入74LS260双4输入CMOS逻辑或非门CD4001四路2输入CD4025三重3输入
发表于 01-22 09:00
或非门芯片
或非门芯片型号有74260 TTL 5输入端双或非门、74266 TTL 2输入端四异或非门、7427 TTL 3输入端三或非门、7402 TTL 2输入端四或非门和7402 TTL 2输入端四或非门等。
发表于 11-09 23:04
•4.6w次阅读
MOS与非门或非门构成原理
与非门（英语：NANDgate）是数字逻辑中实现逻辑与非的逻辑门，功能见左侧真值表。若当输入均为高电平（1），则输出为低电平（0）;若输入中至少有一个为低电平（0），则输出为高电平（1）。与非门是一种通用的逻辑门，因为任何布尔函数都能用与非门实现。
发表于 06-25 14:21
•2.5w次阅读
工商网监
评论