0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于XILINX FPGA的硬件设计总结之PCIE硬件设计避坑

ZYNQ 来源:ZYNQ 2023-03-30 09:41 次阅读

随着FPGA的不断发展,FPGA本身自带的PCIE硬核的数量越来越多,本文以ZU11EG为例介绍,如何进行对应的硬件引脚分配。

设计目标:ZU11EG FFVC1760封装,挂载4组NVME,接口为PCIE X4 ,

先我们先对ZU11EG的资源进行分析,在UG1075中我们可以清楚的看到其包含4个PCIE块,分别位于X0Y2,X0Y3,XIY1,XIY0.

2f6177f2-ce97-11ed-bfe3-dac502259ad0.png

在文档PG213上我们可以看到如下:

2f7f4c32-ce97-11ed-bfe3-dac502259ad0.png

总结上文:在硬件设计引脚分配的时候我们需要知道:

1、一个GT Quad由四个GT车道组成。为PCIe IP选择GT Quads时,Xilinx建议您在最靠近PCIe硬块的地方使用GT Quad。虽然这不是必要时,它将改善设计的位置,路线和时间。

2、需要注意PCIE lane 0的位置

3.根据些表格,这些表格根据以下内容确定哪些GT库可供选择:IP自定义期间选择的PCIe块位置。

2fa1c910-ce97-11ed-bfe3-dac502259ad0.png

那如何验证自己的分配结果呢?最终在实际使用的时候我们会应用到相关的IP核,最简单也是最靠谱的方法,是采用vivado新建工程,生成PCIE的IP核进行验证,如下图所示,可以清楚的知道对应的那些可用。

2fbc24b8-ce97-11ed-bfe3-dac502259ad0.png


在FPGA硬件设计中,引脚分配是最重要的一步,也是最关键的一步。

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • fpga
    +关注

    关注

    1551

    文章

    20327

    浏览量

    588730
  • 封装
    +关注

    关注

    119

    文章

    6468

    浏览量

    139694
  • 硬件设计
    +关注

    关注

    18

    文章

    308

    浏览量

    44129
收藏 人收藏

    评论

    相关推荐

    xilinx fpga硬件开发设计——电容和电阻的阻值如何确定?

    xilinx fpga硬件原理图部分,发现里面有好多电容和电阻,我想问一下它们的大小是如何选择的?以及作用是什么?求大神提供一些资料供参考,谢谢!
    发表于 01-22 12:29

    基于Xilinx XCKU115的半高PCIe x8 硬件加速卡解决方案

    Xilinx XCKU115的半高PCIe x8 硬件加速卡一、概述本板卡系我公司自主研发,采用Xilinx公司的XCKU115-3-FLVF1924-E芯片作为主处理器,主要用于
    发表于 07-27 16:49

    基于Xilinx XCKU115的半高PCIe x8硬件加速卡

    Xilinx XCKU115的半高PCIe x8 硬件加速卡北京太速科技有限公司一、概述 本板卡系我公司自主研发,采用Xilinx公司的XCKU115-3-FLVF1924-E芯片作为主处理器
    发表于 08-22 17:31

    XCKU115板卡资料:1-基于Xilinx XCKU115的半高PCIe x8 硬件加速卡

    Xilinx XCKU115的半高PCIe x8 硬件加速卡一、概述 本板卡系我公司自主研发,采用Xilinx公司的XCKU115-3-FLVF1924-E芯片作为主处理器,主要用于
    发表于 10-25 16:00

    FPGA硬件设计教程资料

    XILINX 7系列FPGA硬件设计,项目案例板卡标准呢PCIE卡,FPGA采用Xilinx的XC7A100T-2FGG676I系列FPGA,具有超微体积、低功耗的特点
    发表于 11-17 23:12

    FPGA硬件基础FPGA时钟资源的工程文件免费下载

    FPGA硬件基础FPGA时钟资源的工程文件免费下载。
    发表于 12-10 15:00 15次下载

    FPGA硬件基础FPGA的逻辑单元的工程文件免费下载

    FPGA硬件基础FPGA的逻辑单元的工程文件免费下载。
    发表于 12-10 15:00 18次下载

    FPGA硬件基础FPGA的RAM存储课件和工程文件

    FPGA硬件基础FPGA的RAM存储课件和工程文件。
    发表于 12-10 15:27 30次下载
    <b>FPGA</b><b>硬件</b>基础<b>之</b><b>FPGA</b>的RAM存储课件和工程文件

    Xilinx 7 系列FPGA中的Serdes总结

    Xilinx 7 系列FPGA中的Serdes总结
    发表于 12-31 17:30 25次下载

    Xilinx 7系列FPGA收发器架构硬件设计指导(一)

    Xilinx 7系列FPGA收发器硬件设计主要注意的一些问题,指导硬件设计人员进行原理图及PCB设计。本文介绍以下内容:GTX/GTH收发器管脚概述 GTX/GTH收发器时钟
    发表于 11-06 19:51 27次下载
    <b>Xilinx</b> 7系列<b>FPGA</b>收发器架构<b>之</b><b>硬件</b>设计指导(一)

    障步进器开源硬件

    障步进器开源硬件.zip》资料免费下载
    发表于 12-26 10:37 0次下载
    <b>避</b>障步进器开源<b>硬件</b>

    基于Xilinx FPGA的Memcached硬件加速器的介绍

    Xilinx FPGA的Memcached硬件加速器的技术细节,该硬件加速器可为10G以太网端口提供线速Memcached服务。
    的头像 发表于 11-27 06:41 3241次阅读

    XILINX FPGA硬件设计总结PCIE硬件设计指南

    总结上文:在硬件设计引脚分配的时候我们需要知道: 1、一个GT Quad由四个GT车道组成。为PCIe IP选择GT Quads时,Xilinx建议您在最靠近PCIe
    的头像 发表于 06-27 11:20 5661次阅读
    <b>XILINX</b> <b>FPGA</b>的<b>硬件</b>设计<b>总结</b><b>之</b><b>PCIE</b><b>硬件</b>设计<b>避</b><b>坑</b>指南

    FPGA PCIe加速卡开源硬件及例程介绍

    Xilinx Artix-7系列FPGA芯片设计的M.2 M-Key FPGA加速卡,引出Artix7-484脚芯片的4条高速GT,最高支持PCIE2.0*4速率。
    的头像 发表于 03-24 09:13 1778次阅读

    基于FPGA硬件引脚分配设计总结

    PCIe IP选择GT Quads时,Xilinx建议您在最靠近PCIe硬块的地方使用GT Quad。虽然这不是必要时,它将改善设计的位置,路线和时间。
    发表于 03-30 09:41 366次阅读