数字数据信号与数据转换系统时钟信号的串扰会导致难以诊断的问题。这个晦涩难懂的问题不同于数字数据信号进入模拟信号路径的串扰,后者是第1部分的主题。在更深层次上理解这种不同的串扰问题是有价值的,因此设计工程师可以更有效地理解和排除具有此类问题的电路。阅读本文后,读者将了解数字数据信号到时钟的串扰如何引起谐波失真和其他信号相关误差问题。
从数据信号到时钟的串扰
在第2部分中,我们了解到耦合到时钟信号上的噪声看起来是正弦的,并且与输入信号的频率相同。有了这种理解,当数字数据信号到数据转换器时钟发生串扰时,频域中会发生什么就变得更加清晰。如第1部分所述,来自ADC的数字数据信号包含其采样和表示的模拟信号谐波处的能量。当来自该信号的能量耦合到数据转换器时钟时,它将在模拟信号的谐波处产生噪声(以抖动的形式)。当该时钟对后续模拟信号进行采样时,模拟信号将以相同信号的速率进行有效的相位调制。这会在采样信号周围产生与模拟信号频率相距的边带,这看起来与谐波失真没有区别。
我们将通过一些示例模拟来模拟一个简单的正弦波。如本系列文章的第1部分所示,数字位具有依赖于输入信号的模式。例如,MSB是输入信号速率下的方波,如图1所示。
图1.频率为 4(每个样本集的周期)的正弦波和产生的数字位。
我们可以在频域中查看这些信号。最容易理解的是MSB,它是与模拟信号频率相同的方波。该MSB方波的能量与模拟输入信号和奇次谐波的基波速率相同,如图2所示。请注意,如果模拟信号上有任何直流偏移,甚至会出现谐波,这将使MSB接近比50%占空比方波更像脉冲。
图2.频率为4的正弦波的MSB及其频域含量:
当该位通过串扰耦合到时钟上,改变数据转换器采样位置时,边带在基频处与模拟信号相距一定距离,并出现奇次谐波频率,如图3所示。再次注意,如果模拟信号上有直流偏移,甚至会出现谐波。
图3.频率为4的纯正弦波,以及具有1%串扰的相同正弦波的MSB到时钟上。
作为另一个示例,我们将模拟 5 的频率,其中高次谐波混叠模式与基波和低次谐波不在同一频率上。图4显示了频率为5的正弦波的MSB频域模式。图5显示了这种通过串扰耦合到数据转换器时钟信号上的影响。请注意,遵循相同的一组模式。
图4.频率为5的正弦波的MSB及其频域含量。
图5.频率为4的纯正弦波,以及具有1%串扰的相同正弦波的MSB到时钟上。
诊断和解决问题
以下是处理嘈杂时钟问题的一些快速提示。最大的关键是快速诊断您的问题是由时钟抖动还是其他原因引起的。
在本系列文章的第1部分中,我们提到时钟抖动的影响与模拟信号相对于时间的斜率成正比。您可以利用这一点,通过以不同的频率和模拟幅度水平执行测试来查看是否存在抖动问题。在观察不同的频率时,抖动问题通常可以预测地产生一种效应,该效应将随频率成比例增加(即,输入频率的 2 倍会产生 2 倍大的边带)。相比之下,虽然大多数谐波失真问题随着频率的升高而变得更糟,但很少有像抖动效应那样具有完全成比例的依赖性。同样,在模拟幅度电平变化中,抖动效应将使信号与抖动引起的噪声/失真/边带之间的比率相等,而与模拟电平无关(例外情况是,如果较低的模拟信号产生较低的位活动,这可以减少抖动,从而降低噪声)。相反,模拟谐波失真通常会随着输入电平的降低而降低其比率效应。
作为利用上述现象的实用技巧,以尽可能高的模拟频率进行实验以夸大效果。如果您的系统允许,将输入信号明显增加到ADC的奈奎斯特速率之外是一种可以接受的,并且非常有用的技术可以夸大效果。
理想情况下,您可以使用示波器或某些仪器测量时钟上的抖动。然而,大多数示波器的性能不足以看到可能导致大多数数据转换器系统出现问题的低电平抖动。一种可用于查看时钟噪声的常用仪器是频谱分析仪。在频谱分析仪上,时钟应该只看起来像基波和奇次谐波。其他任何东西都是噪声/抖动。如果时钟可以处于灵活的频率,则再次以尽可能高的频率运行它。原因是虽然时钟上的皮秒抖动通常与时钟的频率无关,但频谱分析仪测量的时钟上显示的边带会更高,频率时钟更高,皮秒抖动量相同,这使得它们更容易看到。
要发现ADC中非数字信号位串扰引起的抖动问题,一种非常有用的技术是将模拟输入频率设置为相同速率的谐波,这将使信号混叠为直流。如果时钟上有抖动,噪音将仍然存在。
为了解决和/或解决这些问题,设计人员需要对时钟信号采取与模拟信号类似的预防措施;将其与其他数字逻辑或任何其他可能具有其他频率内容的东西分开。不要通过包含任何活动的 FPGA 运行时钟。如果在设计限制范围内,请将所有时钟电路保留在单独的电源上,或者至少保持非常滤波和/或稳压的电源。有时,将时钟电路放在自己的接地层上可能是合适的(但是,了解返回电流及其影响对于使用多个接地层进行有效设计是必要的)。使用差分时钟可以显着提供帮助。
结论
模拟信号上的位的数字串扰会产生抖动,从而产生谐波失真或其他噪声效应,这些效应可能很难与模拟谐波失真或噪声效应区分开来。但是,了解这些影响、它们如何表现以及它们在不同条件下如何变化,可以帮助设计人员规划快速有效的调试策略,以确定数据转换器时钟上的串扰是否是设计人员问题的原因。
审核编辑:郭婷
相关推荐
了,感兴趣的朋友可以查找相关的资料进行更深入的了解。下面我们利用Sigrity中Sigrity Topology Explorer进行仿真验证。为了更好的体现不同模态下走线串扰对信号传输时延
发表于 01-10 14:13
PCB设计中如何处理串扰问题 变化的信号(例如阶跃信号)沿
发表于 03-20 14:04
高速数字设计领域里,信号完整性已经成了一个关键的问题,给设计工程师带来越来越严峻的考验。信号完整性问题主要为反射、串扰、延迟、振铃和同步开关噪声等。本文基于高速电路设计的信号完整性基本理论,通过近端
发表于 05-13 09:10
4.2,与两侧间距同为8mil。 图5 图6图6中四个电路分别为微带线的近端串扰,微带线的远端串扰,带状线的近端串扰,带状线的远端串扰。红色为攻击线上信号,蓝色为静态线串扰。我们将线长定为20
发表于 10-21 09:52
)所示。 图13W规则只是一个笼统的规则,在实际的PCB设计中,若死板地按照3W规则来设计会导致成本的增加。无法满足3W规则时,可以通过对串扰的量化的理解,来改变一些其他的参数保持信号完整性。2.串
发表于 10-21 09:53
线间耦合以及绕线方式等有关。随着PCB走线信号速率越来越高,对时序要求较高的源同步信号的时序裕量越来越少,因此在PCB设计阶段准确知道PCB走线对信号时延的影响变的尤为重要。本文基于仿真分析DK,串扰,过孔
发表于 01-05 11:02
时就会产生。在数字电路系统中,串扰现象相当普遍,串扰可以发生在芯片内核、芯片的封装、PCB板上、接插件上、以及连接线缆上,只要有临近的铜互连链路,就存在信号间的电磁场相互作用,从而产生串扰现象
发表于 10-10 18:00
双绞线的性能在一直不断的提高,但有一个参数一直伴随着双绞线,并且伴随着双绞线的发展,这个参数也越来越重要,它就是串扰 (Crosstalk)。串扰是影响数据传输最严重的因素之一。它是一个信号对另外一个
发表于 01-19 11:15
出,避免或最小化平行线间串扰的最好方法是最大化走线间隔或使走线更接近参考层。长时钟信号和高速并行总线信号的布线应该遵循这一规则。
UltraCAD Design开发了一些免费的计算器软件供
发表于 08-28 11:58
信号沿的变化(转换率)越快,产生的串扰也就越大。空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合,其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc,这个两个信号极性相同;由
发表于 08-29 10:28
是ADI的SAR型 18位单通道全差分输入的ADC。ADC的后端是MCU,MCU将数字信号处理之后再画到显示屏上显示实时波形。 调试发现显示的信号有串扰,表现为某一路信号悬空之后,相邻的那一路信号上
发表于 09-06 14:32
能力。在PCB设计中,如果不正确处理,串扰对高速PCB的信号完整性主要有以下两种典型的影响。 3.1串扰引起的误触发 信号串扰是高速设计所面临的信号完整性问题中一个重要内容,由串扰引起的
发表于 09-11 15:07
问题:选择模数转换器时是否应考虑串扰问题?答案:当然!串扰可能来自几种途径:从印刷电路板(PCB)的一条信号链到另一条信号链,从IC中的一个通道到另一个通道,或者是通过电源时产生。理解串扰的关键在于
发表于 10-26 10:53
在选择模数转换器时,是否应该考虑串扰问题?ADI高级系统应用工程师Rob Reeder:“当然,这是必须考虑的”。串扰可能来自几种途径从印刷电路板(PCB)的一条信号链到另一条信号链,从IC中的一个
发表于 02-28 13:32
租售二手DSA8200+80E04数字串行分析仪采样示波器DSA8200+80E04数字串行分析仪采样示波器主要特点和优点
发表于 03-06 14:01
继上一篇“差模(常模)噪声与共模噪声”之后,本文将对“串扰”进行介绍。串扰串扰是由于线路之间的耦合引发的信号和噪声等的传播,也称为“串音干扰”。特别是“串音”在模拟通讯时代是字如其意、一目了然的表达
发表于 03-21 06:20
是SAR型 18位单通道全差分输入的ADC。ADC的后端是MCU,MCU将数字信号处理之后再画到显示屏上显示实时波形。 调试发现显示的信号有串扰,表现为某一路信号悬空之后,相邻的那一路信号上就会出现噪声。将采样的时间延长也无法消除串扰。想请教一下各
发表于 05-14 14:17
,由于干扰源的不确定性,串扰噪声一般会同时影响信号的边沿和幅度。因此,对于串扰来说两个方面的影响都应该考虑。串扰形成的根源在于耦合。在多导体系统中,导体间通过电场和磁场发生耦合。这种耦合会把信号的一部分能量传递到邻近的导体上,从而形成
发表于 05-31 06:03
传输线上出现,它将和任何其它信号一样的传播,最终被传输到传输线末端的接收机上,这种串扰将会影响到接收机所能承受的噪声的裕量。在低端的模拟应用中,小到0.01%的串扰也许是可以接受的,在高速数字应用中,一般
发表于 07-08 08:19
在模拟/数字转换中,最理想的是能够利用最少导线便可将数字数据进行下传。有时可以采用输出串行数据的模拟/数字转换器,这当然是解决这个问题的一个办法。但这个解决方案本身存在问题需要解决。可以输出串行数据
发表于 07-12 06:18
在模拟/数字转换中,最理想的是能够利用最少导线便可将数字数据进行下传。有时可以采用输出串行数据的模拟/数字转换器,这当然是解决这个问题的一个办法。但这个解决方案本身存在问题需要解决。可以输出串行数据
发表于 07-12 06:42
描述:MS9218 数字视频串/并转换器在数据和控制周期对总共27 位数据解串。在数据周期,LVDS 串行输入被转换为18 位并行视频数据,在控制周期,输入被转换为9 位并行控制数据。分开的视频和
发表于 07-30 10:06
与移位寄存器中数据与或的结果,即下一时刻输入至第一个寄存器的数据为,输入数据为scram_in。表示第S为寄存器在N时刻的存储值。由扰码器的输入输出关系可推导出在下一时钟到来时,各级寄存器中存
发表于 07-31 16:30
大幅减轻设计工作,节省系统成本和功耗。本文探讨ADI公司IF和RF转换器中的集成DDC和DUC通道,以及IF/RF数据转换器中的数字信号处理在实际应用中是如何工作的?
发表于 08-01 07:26
所谓串扰,是指有害信号从一个传输线耦合到毗邻传输线的现象,噪声源(攻击信号)所在的信号网络称为动态线,***扰的信号网络称为静态线。串扰产生的过程,从电路的角度分析,是由相邻传输线之间的电场(容性)耦合和磁场(感性)耦合引起,需要注意
发表于 08-02 08:28
在嵌入式系统硬件设计中,串扰是硬件工程师必须面对的问题。特别是在高速数字电路中,由于信号沿时间短、布线密度大、信号完整性差,串扰的问题也就更为突出。设计者必须了解串扰产生的原理,并且在设计时应用恰当的方法,
发表于 11-05 08:07
静态存储器SRAM是一款不需要刷新电路即能保存它内部存储数据的存储器。在SRAM 存储阵列的设计中,经常会出现串扰问题发生。那么要如何减小如何减小SRAM读写操作时的串扰,以及提高SRAM的可靠性呢
发表于 05-20 15:24
线上有信号通过的时候,在PCB相邻的信号钱,如走线,导线,电缆束及任意其他易受电磁场干扰的电子元件上感应出不希望有的电磁耦合,串扰是由网络中的电流和电压产生的,类似于天线耦合。 串扰是电磁干扰传播的主要
发表于 11-02 09:19
高速转换器应用指南:数字数据输出
发表于 01-11 06:56
什么是串扰?互感和互容电感和电容矩阵串扰引起的噪声
发表于 02-05 07:18
串扰问题产生的机理是什么高速数字系统的串扰问题怎么解决?
发表于 04-25 08:56
高频数字信号串扰的产生及变化趋势串扰导致的影响是什么怎么解决高速高密度电路设计中的串扰问题?
发表于 04-27 06:13
时钟简介时序在数字电路中的作用,就像通信中用到的载波,载波并不起眼,但是很重要。时钟也一样,现象上只是某种频率波峰波谷跳动,一成不变。但是有了它,就像人类的历史有了时间轴一样,什么时候该干什么事才有
发表于 08-02 06:38
高速PCB设计中的串扰分析与控制:物理分析与验证对于确保复杂、高速PCB板级和系统级设计的成功起到越来越关键的作用。本文将介绍在信号完整性分析中抑制和改善信号串扰的
发表于 06-14 10:02
•40次下载
数字数据网(Digital Data Network)是利用数字信道传输数据信号的数据传输网,它的传输媒介有光缆、数字微波、卫星信道以及用户端可用的普通电缆和双绞线。利用数字信道传输数据信
发表于 08-06 15:37
•25次下载
高速电路信号完整性分析与设计—串扰串扰是由电磁耦合引起的,布线距离过近,导致彼此的电磁场相互影响串扰只发生在电磁场变换的情况下(信号的上升沿与下降沿)
发表于 10-06 11:10
•115次下载
该文研究了铜互连线中的多余物缺陷对两根相邻的互连线间信号的串扰,提出了互连线之间的多余物缺陷和互连线之间的互容、互感模型,用于定量的计算缺陷对串扰的影响。提出
发表于 02-09 15:03
•6次下载
多通路音频数字串行接口
发表于 08-31 17:22
•19次下载
现场可编程门阵列(FPGA)与模数转换器(ADC)数字数据输出的接口是一项常见的工程设计挑战。此外,ADC使用多种多样的数字数据样式和标准,使这项挑战更加复杂。本资料将告诉您有
发表于 04-26 14:59
•95次下载
基于8051的Proteus仿真-8只数码管滚动显示数字串
发表于 09-06 16:52
•18次下载
显示在侧频带的频率为2和其谐波。或者,给精确的数字:正弦波频率N调频或4 - 2 = 2,4 + 2 = 6,4 + 2 = 28,4 + 32 = 10,等等。
发表于 04-07 11:27
•4次下载
的变化(转换率)越快,产生的串扰也就越大。 空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合,其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc,这个两个信号极性相同;由耦合电感产生的串
发表于 11-29 14:13
•2次下载
串扰是信号完整性中最基本的现象之一,在板上走线密度很高时串扰的影响尤其严重。我们知道,线性无缘系统满足叠加定理,如果受害线上有信号的传输,串扰引起的噪声会叠加在受害线上的信号,从而使其信号产生畸变。
发表于 11-12 10:39
•2次下载
发表于 11-18 23:45
•0次下载
Abstract: This article provides an understanding of the effects of digital crosstalk coupling onto analog signal lines. Typical mechanisms of digital crosstalk include power supply
发表于 05-08 09:05
•823次阅读
数字串在计算机内的表示与存储
人们习惯使用10进制数,而在计算机内,采用二进制表示和处理数据更方便。因此,在计算机输入和输出数据时,要进行十→二和二
发表于 10-13 17:16
•1663次阅读
认识数字电路中的感性串扰及共模辐射
发表于 03-26 08:24
•1311次阅读
两个导体之间的串扰取决于它们之间的互感和互容。通常在数字设计中,感性串扰相当于或大于容性串扰,因此在这里开始我们主要讨论感性耦合的机制。
发表于 06-10 16:22
•1357次阅读
在模拟/数字转换中,最理想的是能够利用最少导线便可将数字数据进行下传。有时可以采用输出串行数据的模拟/数字转换器,这当然是解决这个问题的一个办法。但这个解决方案
发表于 07-09 09:17
•937次阅读
在模拟/数字转换中,最理想的是能够利用最少导线便可将数字数据进行下传。有时可以采用输出串行数据的模拟/数字转换器,这当然是解决这个问题的一个办法
发表于 01-18 17:07
•836次阅读
串扰是不同传输线之间的能量耦合。当不同结构的电磁场相互作用时,就会发生串扰。在数字设计中,串扰现象是非常普遍的。串扰可能出现在芯片、PCB板、连接器、芯片封装和连接器
发表于 05-28 09:09
•2211次阅读
设计人员有各种模数转换器(ADC)可以选择,数字数据输出类型是选择过程中需要考虑的一项重要参数。
发表于 11-13 11:32
•9991次阅读
数模设计过程中要避免照搬经验和规则,但要彻底讲清这个问题,首先要明白数模干扰的机理,数字对模拟的影响可以分为串扰和共阻抗耦合两种情况。串扰一般是通过数字与模拟信号线间的分布参数相互影响,不过这个
发表于 05-18 00:14
•1503次阅读
问题:选择模数转换器时是否应考虑串扰问题?答案:当然!串扰可能来自几种途径:从印刷电路板(PCB)的一条信号链到另一条信号链,从IC中的一个通道到另一个通道,或者是通过电源时产生。理解串扰的关键在于找出其来源及表现形式,
发表于 02-21 11:28
•1047次阅读
的变化(转换率)越快,产生的串扰也就越大。 空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合,其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc,这个两个信号极性相同;由耦合电感产生的串
发表于 01-26 11:03
•5260次阅读
所谓码间串扰,就是数字基带信号通过基带传输系统时,由于系统(主要是信道)传输特性不理想,或者由于信道中加性噪声的影响,使收端脉冲展宽,延伸到邻近码元中去,从而造成对邻近码元的干扰,我们将这种现象称为码间串扰。
发表于 04-16 14:25
•3.6w次阅读
要在模拟信道上传输数字数据,首先数字信号要对相应的模拟信号进行调制,即用模拟信号作为载波运载要传送的数字数据。
发表于 10-21 09:43
•9653次阅读
们就需要弄清楚近端串扰与远端串扰了。攻击信号的幅值影响着串扰的大小;减小串扰的途径就是减小信号之间的耦合,增加信号与其回流平面之间的耦合。
发表于 10-27 09:25
•1.4w次阅读
信号频率变高,边沿变陡,印刷电路板的尺寸变小,布线密度加大等都使得串扰在高速PCB设计中的影响显著增加。串扰问题是客观存在,但超过一定的界限可能引起电路的误触发,导致系统无法正常工作。设计者必须了解串扰产生的机理,并且在设计中应用恰当
发表于 05-29 14:09
•591次阅读
所谓串扰,是指有害信号从一个传输线耦合到毗邻传输线的现象。本文将从基本理论入手,历数高速先生往期串扰专题相关文章,对串扰的基本概念逐一讲解,当然,还有一些案例作为佐料,希望能给枯燥的理论增加一些调剂。
发表于 06-22 10:51
•2.1w次阅读
PCB布局上的串扰可能是灾难性的。如果不纠正,串扰可能会导致您的成品板完全无法工作,或者可能会受到间歇性问题的困扰。让我们来看看串扰是什么以及如何减少PCB设计中的串扰。
发表于 07-25 11:23
•2511次阅读
串扰在电子产品的设计中普遍存在,通过以上的分析与仿真,了解了串扰的特性,总结出以下减少串扰的方法:
发表于 08-14 11:50
•1.4w次阅读
串扰是信号完整性中最基本的现象之一,在板上走线密度很高时串扰的影响尤其严重。我们知道,线性无缘系统满足叠加定理,如果受害线上有信号的传输,串扰引起的噪声会叠加在受害线上的信号,从而使其信号产生畸变。
发表于 09-18 15:10
•1.3w次阅读
耦合电感电容产生的前向串扰和反向串扰同时存在,并且大小几乎相等,这样,在受害网络上的前向串扰信号由于极性相反,相互抵消,反向串扰极性相同,叠加增强。串扰分析的模式通常包括默认模式,三态模式和最坏情况模式分析。
发表于 09-19 14:39
•972次阅读
串扰在电路板设计中无可避免,如何减少串扰就变得尤其重要。在前面的一些文章中给大家介绍了很多减少串扰和仿真串扰的方法。
发表于 03-07 13:30
•3097次阅读
高速PCB设计中,信号之间由于电磁场的相互耦合而产生的不期望的噪声电压信号称为信号串扰。串扰超出一定的值将可能引发电路误动作从而导致系统无法正常工作,解决PCB串扰问题可以从以下几个方面考虑。
发表于 07-19 09:52
•1828次阅读
,这些技术可以回答如何减少 PCB 布局中的串扰。 印刷电路板上的串扰 电路板上的活动过多会导致信号传输困难。考虑一下电路板上并排在一起的两条走线。如果一条迹线的信号比另一条迹线的信号具有更大的幅度,可能会使另一条迹线过载。
发表于 09-19 15:47
•1992次阅读
串扰中的信号耦合分为容性耦合和感性耦合,通常感性串扰占的比例大于容性串扰。
发表于 11-20 10:47
•3555次阅读
用于网络的RF板、高速处理器的板以及许多其他系统对串扰强度有严格的要求。信号标准中并不总是规定最大串扰强度,而且在设计中串扰最强烈的地方也不总是很明显。尽管您可能会尝试对设计进行正确的布局规划,但
发表于 01-13 13:25
•1731次阅读
静态网络靠近干扰源一端的串扰称为近端串扰(也称后向串扰),而远离干扰源一端的串扰称为远端串扰(或称前向串扰)。
发表于 01-24 16:13
•5758次阅读
本文主要介绍串扰的概念,及其FEXT、NEXT等,以及串扰的消除措施。 串扰串扰是指当信号在传输线上传播时,因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。这种干扰是由于两条信号线间的耦合,即
发表于 10-19 17:54
•4150次阅读
文章——串扰溯源。 提到串扰,防不胜防,令人烦恼。不考虑串扰,仿真波形似乎一切正常,考虑了串扰,信号质量可能就让人不忍直视了,于是就出现了开头那惊悚的一幕。下面就来说说串扰是怎么产生的。 所谓串
发表于 03-29 10:26
•2353次阅读
义: 攻击者=高振幅+高频+短上升时间 受害者=低振幅+高阻抗 某些信号由于其性质或在电路中的功能而对串扰特别敏感,这些信号是潜在的串扰受害者 ,如: 模拟信号:与数字信号相比,它们对噪声更敏感,尤其是在振幅较低的情况下。 高阻
发表于 12-25 15:12
•1813次阅读
串扰这玩意,可是个损人不利己的东西,他将自己的能量耦合到别的走线上,不仅干扰了别人,还损耗了自己。下面两幅图展示了有无串扰时波形区别: 可以看到,能量耦合到另一条线上之后,信号本身的上升沿上出现了一
发表于 05-28 10:12
•1856次阅读
串扰的危害:
降低板内信号完整性
时钟或者信号延迟
产生过冲电压和突变电流
造成芯片逻辑功能紊乱
发表于 07-07 10:35
•718次阅读
信号完整性测量已成为开发数字系统过程中的关键步骤。信号完整性问题,如串扰、信号衰减、接地反弹等,在传输线效应也很关键的较高频率下会增加。
发表于 07-25 09:59
•4214次阅读
串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。
发表于 08-15 09:32
•2831次阅读
我们知道:电源不稳定、电源的干扰、信号间的串扰、信号传输过程中的反射,这些都会让信号产生畸变,看下面这张图,你就会知道理想的信号,经过:反射、串扰、抖动,最后变成什么鬼。
发表于 08-24 11:22
•348次阅读
串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。串扰也可以理解为感应噪声。
发表于 09-14 09:49
•805次阅读
在硬件系统设计中,通常我们关注的串扰主要发生在连接器、芯片封装和间距比较近的平行走线之间。但在某些设计中,高速差分过孔之间也会产生较大的串扰,本文对高速差分过孔之间的产生串扰的情况提供了实例仿真分析和解决方法。
发表于 11-07 11:20
•381次阅读
当串扰发生在信号的边沿时,其作用效果类似于影响了信号的传播时间,比如下图所示,有3根信号线,前两根等时传播,第三根信号线在边沿时收到了串扰,看起来信号传播的时间被改变了
发表于 12-12 11:01
•286次阅读
为了满足智能手机功能不断增长的数据需求,现代数字移动通信系统的基础设施架构必须不断发展,以适应更宽的带宽和更快的数据转换。目前在数据转换架构中用于实现更快数据速率的功能处理模块是数字IF处理、DDC(数字下变频器)和DU
发表于 01-06 14:44
•288次阅读
关于两个公式,我们不需要去记住,我们只需要知道它告诉了我们什么:攻击信号的幅值影响着串扰的大小;减小串扰的途径就是减小信号之间的耦合,增加信号与其回流平面之间的耦合。
发表于 01-24 16:28
•388次阅读
集成电路的发展很大一部分是建立在数字信号的发明上,使用数字信号通信大大提高了信道的噪声裕量。以DDR3信号为例,其接收端的判决电平通常为VinH=900mV,VinL=600mV,也就是说,如果输出
发表于 01-24 16:33
•174次阅读
当信号在一走线上传输时,一部分能量会通过电场容性耦合和磁场感性耦合到相邻走线上,从而引起串扰噪声,并以耦合后产生串扰噪声方向的不同区分为近端串扰(VNEXT)和远端串扰(VFEXT)。
发表于 01-09 14:05
•183次阅读
本章我们接着介绍信号完整性基础第三章节串扰剩余知识。
发表于 01-16 09:58
•1013次阅读
数据转换器的数据手册经常提到,尽量减少数据转换器时钟的串扰非常重要。当被问及当它存在时会发生什么时,许多工程师都有“它会产生噪音”的见解。虽然这通常是一个真实的陈述,但在更深层次上理解这一点是有价值的,这样设计工程师就可以更有效地理解和排除具有此类
发表于 02-25 11:00
•151次阅读
评论