德国慕尼黑,2022年5月——处理器设计自动化领域的领导性企业Codasip宣布:通过采用西门子集团Siemens EDA的OneSpinIC验证工具,扩大了其形式验证解决方案的可用工具范围,以进行全面和彻底的处理器测试。Codasip不断在处理器验证方面投入巨资,以再接再厉为业界提供最高质量的RISC-V处理器半导体知识产权(IP)。
Siemens EDA的OneSpin工具提供了一个先进且无比强大的验证平台,用以解决关键的芯片完整性问题。OneSpin是极为先进的形式验证工具,适用于汽车和其他高完整性处理器应用,能以最少的设置和运行时间来验证设计实现。
得益于其高质量的RISC-V处理器,Codasip在竞争对手中脱颖而出。目前,已经有20亿颗Codasip处理器IP内核投入使用,其中大部分是面向一流客户,因此Codasip必须继续始终如一地提供最高质量的处理器IP。
Siemens EDA芯片设计验证部门战略总监Neil Hand表示:“我们很高兴与Codasip合作,帮助确保其RISC-V处理器IP的高质量,并为我们共同的客户建立优化的解决方案。我们的OneSpin形式验证工具拥有世界一流的技术,包括OneSpin RISC-V验证解决方案,当它们与Codasip创新的RISC-V IP相结合,形成了帮助芯片设计人员快速将高质量产品推向市场的关键力量。”
Codasip的首席营销官Rupert Baines评论道:“坦率地说,一些RISC-V IP在验证方面的糟糕情况令人震惊。开发人员对RISC-V IP质量的担忧合乎情理,这阻碍了它的采用。更高质量和经过形式验证的RISC-V IP将帮助它跨越鸿沟,并大规模地提高其采用率。”
Codasip的验证总监Philippe Luc补充说:“我们为自己严格的验证方法以及强大的内部验证团队感到非常自豪。我们拥有极其彻底的内部测试方法,并结合了一流的第三方工具。作为其中的一部分,我们很高兴使用Siemens EDA的OneSpin技术,这是Codasip的重要合作伙伴,我们期待建立更紧密的和富有成效的合作关系。”
Codasip使用Siemens EDA(前身为Mentor Graphics)作为其主要的EDA工具流。
Codasip于5月4日在圣克拉拉举行的Siemens EDA User2User2022会议上介绍了其使用OneSpin工具的经验,并将在5月12日于慕尼黑举行的Siemens EDA User2User2022会议上再次介绍其使用经验。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
相关推荐
RISC-V在通用类的产品应用生态也在逐步打通,越来越完整的可选开发工具链将助力通用产品的大范围面世。RISC-V的编译、验证和分析等流程都在逐步扩大软件与硬件支持。兆易创新
发表于 06-18 20:57
RISC-V 领域, 于今年 3 月正式加入 CRVIC 联盟 。中国联通表示,CRVIC 联盟(China RISC-V Industry Consortium,中国
发表于 03-16 14:56
西门子V90选型手册,了解西门子伺服的选型资料,方便采购
发表于 05-19 13:41
•19次下载
完整性,实现功能正确、安全、可信且可靠的IC设计。随着OneSpin solution的加入,为西门子带来功能强大的IC完整性验证解决方案和卓越的技术知识,以及广泛的自动化形式验证应用组合。 为了更进一步服务客户,助力客户提高验证效率
发表于 09-13 10:17
•5074次阅读
西门子数字化工业软件近日推出适用于嵌入式开发的 Nucleus™ ReadyStart™ 解决方案,以应对 RISC-V 架构应用的迅速增长。该新版 Nucleus ReadyStart 嵌入式开发
发表于 05-31 14:37
•1830次阅读
RISC-V处理器知识产权(IP)的领导者Codasip日前宣布,将通过 Intel Ò Pathfinder
发表于 09-02 15:36
•335次阅读
Codasip的RISC-V处理器IP。Codasip Studio工具将支持客户为其图形应用实现高度优化。
发表于 11-04 12:06
•393次阅读
Codasip通过收购Cerberus增强RISC-V的安全性能,而业界需要对RISC-V的安全性足够重视 ” 2022年11月,德国慕尼黑 - 处理器设计自动化和可定制RISC-V处理器
发表于 11-12 09:15
•556次阅读
Codasip通过收购Cerberus增强RISC-V处理器设计的安全性 RISC-V的安全性问题需要得到高度重视 德国慕尼黑市,2022年11月 - 处理器设计自动化和RISC-V处理器硅知识产权
发表于 11-16 19:37
•411次阅读
RISC-V处理器的快速发展,如何保证其正确性成为了一个重要的问题。传统的测试方法只能覆盖一部分错误情况,而且无法完全保证处理器的正确性。因此,基于形式验证的方法成为了一个非常有前途的方法,可以更加全面地验证处理器的正确性。本文将介绍一种基于形式验证的高效
发表于 06-02 10:35
•716次阅读
RISC-V定制计算领域的领导者Codasip日前宣布,其已选择 SmartDV Technologies 作为其外设设计硅知识产权(IP)的首选提供商。
发表于 07-03 16:13
•236次阅读
西门子EDA处理器验证应用程序为例,结合Codasip L31这款广受欢迎的RISC-V处理器IP提供的特性,来介绍一种利用先进的EDA工具,在实际设计工作中对处理器进行验证的具体方法。
发表于 07-10 10:28
•139次阅读
RISC-V的开放性允许定制和扩展基于 RISC-V 内核的架构和微架构,以满足特定需求。这种对设计自由的渴望也正在将验证部分的职责转移到不断壮大的开发人员社群。然而,随着越来越多的企业和开发人员转型RISC-V,大家才发现处理器验证绝非易事。
发表于 07-10 09:42
•173次阅读
RISC-V定制计算领域的领导者Codasip宣布:公司现在可为其定制RISC-V处理器内核提供Tessent Enhanced Trace Encoder增强型
发表于 09-07 15:38
•177次阅读
西门子EDA的Tessent Embedded Analytics嵌入式分析产品线的成员产品。通过这一联合解决方案,开发人员可以有效地追踪和调试芯片和软件之间的问题,并能准确了解基于Codasip RISC-V processor™处理器的最复杂定制设计的实时行为。
发表于 09-12 09:03
•213次阅读
评论