完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
书籍:《炬丰科技-半导体工艺》 文章:化学蚀刻GaN纳米柱阵列 编号:JFKJ-21-009 作者:炬丰科技 我们研究了使用电感耦合等离子体 (ICP) 蚀刻和蚀刻后湿化学处理制造的 GaN 纳米柱阵列的应变弛豫和表面损伤。我们通过选择蚀刻参数来控制这种纳米柱结构的形状和表面损伤。我们比较了不同的衬底温度和不同的氯基蚀刻化学物质,以制造高质量的 GaN 纳米柱。进行室温光致发光和拉曼散射测量以分别研究这些纳米结构上的表面缺陷和应变弛豫的存在。我们发现湿 KOH 蚀刻可以去除干等离子体蚀刻造成的侧壁损伤,从而提高 GaN 纳米柱阵列的质量。通过 KOH 湿法蚀刻去除 GaN 柱下方的 Si 材料,留下细小的硅柱来支撑 GaN 结构。通过室温拉曼光谱测量在这些结构中观察到显着的应变弛豫。室温光致发光光谱显示这些纳米盘结构中存在回音壁模式。 I.介绍 只有满足四个基本要求,自上而下的制造方法才适用于生产用于器件应用的半导体纳米柱阵列: (1) 控制形状和形态,(2) 侧壁和基面的无缺陷光滑表面,(3) 能够为特定应用定制轮廓,以及 (4) 大面积均匀性和可扩展性。直径在 150-250 nm 范围内的具有高纵横比(10 和更高)的纳米柱阵列的开发需要仔细设计蚀刻工艺和选择掩模材料。分析制造的纳米柱阵列的亚表面缺陷以及应变/应力也很重要。最佳的干蚀刻条件和后湿化学蚀刻可以最大限度地减少表面缺陷并放松纳米柱的应变。当蚀刻柱用作垂直 pn 结器件的 n 核/p 壳型结构生长的核心时,光滑且无缺陷的侧壁很重要...... II. 实验性的 略III. 结果和讨论 略 IV. 总结和结论 略 如有侵权,请联系作者删除 |
|
相关推荐
|
|
PD诱骗取电芯片_PD_Sink端芯片之XSP05实战应用电路
1025 浏览 0 评论
BLDC、PMSM电机智能栅极驱动芯片之TMC6140知识分享
186 浏览 0 评论
国产电源芯片DP4054 软硬件兼容TP4054 规格书资料
761 浏览 0 评论
2211 浏览 3 评论
820 浏览 1 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 粤ICP备14022951号 )
GMT+8, 2023-8-13 07:46 , Processed in 0.416971 second(s), Total 62, Slave 50 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:粤 B2-20160233 工商网监 湘ICP备2023018690号