小眼睛科技紫光盘古50K开发板

论坛>试用中心>小眼睛科技紫光盘古50K开发板

盘古-50开发板（MES50HP）采用了核心板+扩展板的结构，核心板与扩展板之间使用高速板对板连接器进行连接。核心板主要由FPGA+2颗DDR3+Flash+电源及复位构成，承 ...了解更多>>

价值：￥1299元提供：5个已申请：32人

查看报告

剩余时间：

试用详情
试用名单
试用报告
讨论区

盘古-50开发板（MES50HP）采用了核心板+扩展板的结构，核心板与扩展板之间使用高速板对板连接器进行连接。
核心板主要由FPGA+2颗DDR3+Flash+电源及复位构成，承担了FPGA的最小系统运行及高速数据处理和存储的功能。
底板为核心板扩展了丰富的外围接口, 预留HDMI收发接口用于图像验证及处理；预留的光纤接口、10/100/1000M以太网接口，PCIE接口，方便各类高速通信系统验证；预留了一个40pin的IO扩展连接器，方便用户在开发平台基础上验证模块电路功能。

套件内容

1个MES50HP核心板
1个MES50HP底板
1个12V电源适配器
1个Type-c数据线

套件功能

◆ HDMI输入接口*1
◆ HDMI输出接口*1
◆ 光纤接口*2
◆ 10/100/1000M以太网接口*2
◆ PCIE X2接口*1
◆ Jtag调试接口*1
◆ SD卡接口*1
◆ PMOD接口 *1
◆ IO扩展口*1
◆ USB转串口*1
◆ 按键 *8
◆ LED *8

开发板相关资料

MES50HP开发板资料v1
链接：https://pan.baidu.com/s/1iWtaUB7fLMtm54NuoTh9UA?pwd=emyv
提取码：emyv

活动时间
1. 申请报名：2023/03/16－2023/04/13
2. 公布名单：2023/04/14
3. 发货日期：2023/04/15（具体以实际发货日期为准）
4. 试用报告：截止至2023年5月16日

活动流程
1. 申请：点击免费申请按钮即可报名。请认真填写申请理由，展现有创意的试用计划和网络影响力，尽快完善论坛个人信息，这样可以大大提高申请通过几率哦~;
2. 筛选：网站根据申请者填写的试用计划和论坛活跃度两个维度进行筛选;
3. 名单公布：试用名单将在活动页公布;
4. 试用通知：名单公布后工作人员将以短信或电话的方式通知申请成功者，2天不回复算弃权;
5. 产品寄送：联系到试用者双方确认试用规则后，将产品快递给试用者;
6. 试用报告：收到货后试用开始，提交3篇试用报告文章和至少1个试用视频，试用报告要求100%原创，抄袭会被封杀哦;

7. 产品回收：请收到开发板的用户在规定时间内完成试用报告并上传至电子发烧友论坛，试用2个月时间后统一回收开发板。如发现未能按要求完成试用报告上传发布，将会提前要求您退回开发板。

试用报告要求
试用者收到试用套件后，进行学习评估，并在FPGA|CPLD|ASIC论坛发帖记录小眼睛科技紫光盘古50K开发板的试用过程，分享试用心得。
经过试用评测学习后，试用者使用小眼睛科技紫光盘古50K开发板并在论坛发帖记录项目过程、心得，提供文字+视频展示。
试用报告要求3篇试用报告+1个试用视频，内容可以包括：
1. 开箱评测（从功能特性、系统框图、硬件资源、做工、FPGA资源、功能演示等方面评测）；
2. 各个接口模块使用过后的评测；
3. 开发板配套教程实验；
4. FPGA开发板试用过程中发现的技巧或经验；
5. 试用者独立设计的实验.....
报告形式：标题格式【小眼睛科技紫光盘古50K开发板试用体验】+自拟标题

注意事项
1.本次试用不进行拉票环节;
2.不按照要求完成试用者一经查实将拉黑处理;
3.有问题请联系电子发烧友工作人员（微信：elecfans_666）;
4.若因突发状况，无法继续完成试用，以及收到套件的15天内，若没有更新内容，请主动退还套件至ElecFans（PS：运费自理），方便其他网友继续试用;
5.活动过程中，套件所有权归ElecFans，试用者只拥有套件使用权; 若在使用过程中出现恶意损坏开发套件的行为，请原价赔偿;
6.电子发烧友拥有最终解释权!

企业介绍

MYMINIEYE是一家专业的FPGA方案公司，擅长各类FPGA产品开发及项目落地。

他们正在申请

jf_67024233

10:4304-13

申请理由：我公司致力甘肃农业物联网的实施与开发工作，与甘肃移动合作完成国甘肃平凉温室大棚物联网等多个物联网项目。公司有多名单片机开发工程师，现借助贵公司产品和开发板了解和应用我公司产品中，已完善农业物联网项目更多方案的开发和设计，也期待后期的合作。项目计划：了解并学习产品更多功能。融合贵公司产品功能融入到农业物联网中，完成我公司的物联网项目，项目后期会长期和贵公司达成采购合作。预计成果：我们已完成多个甘肃多个农业物联网项目，公司工程师试用产品后，融入到我公司产品，开发并运用到更多物联网项目中。

EPTmachine

07:5704-13

1、对紫光的FPGA开发环境进行搭建； 2、计划对开发板上上PLL、ROM(或者RAM)、UART等IP核进行使用和测试； 3、涉及DDS模块并仿真； 4、实现UART与上位机之间的通讯； 5、实现基于UART和并行DAC芯片的DDS信号发生器；

mameng

18:2604-12

基于小眼睛科技紫光盘古50K开发板的掺铒光纤放大器系统开发我司是一家光纤放大器原厂，我为项目经理，拥有多项专利。现在用的Xilinx方案，想国产化取代。光纤通信中，光在传输过程中会产生损耗和色散，在长距离传输中会减弱信号。传统的做法是采用光-电-光中继方式来弥补光信号的损失，达到延长通信距离。光-电-光就是将光信号转换为电信号，在电信号处通过放大、处理，再转换为光信号，这样的话就可以达到长距离传输。但此种方式需要使用光接收机和光发射机，设备成本高。基于小眼睛科技紫光盘古50K开发板的掺铒光纤放大器系统开发，用全光中继来代替光-电-光中继的，可以使光信号直接在光域进行放大，不需要转换为点信号，这样可以最大限度的节省成本，也便于维护。光放大器有多种，如半导体光放大器、非线性光放大器、掺铒光放大器等。FPGA具有时钟频率高、速度快、采集实时性高、控制灵活等特点，对于高速并行的数字信号处理任务来说,FPGA性能远远超过通用MCU/DSP处理器的串行执行架构,还有就是它接口的电压和驱动能力都是可编程配置的不像传统的DSP需要受指令集控制。光纤传输与电气传输相比，具有传输频带宽、通信容量大、传输损耗低、抗电磁干扰性能强、抗辐射能力强、保密性好、重量轻等特点。 Logos系列FPGA包含创新的可配置逻辑模块（CLM）、专用的18Kb存储单元（DRM）、算术处理单元（APM）、多功能高性能IO以及丰富的片上时钟资源等模块，并集成了存储控制器（HMEMC）、模数转换模块（ADC）等硬核资源，支持多种配置模式，同时提供位流加密、器件ID（UID）等功能以保护用户的设计安全。PGL50G完全可以替换原始设计Xilinx XC6SLX45 。用于实现掺铒光纤放大器EDFA的控制电路功能。使用计划： 1 ）基于小眼睛科技紫光盘古50K开发板实现热敏电阻温度传感器数据采集，PID温控算法实现。 2）基于小眼睛科技紫光盘古50K开发板实现各种光功率信号，泵浦信号的采集。实现实现压控恒流源的高速PID控制，TEC温控系统的PID控制。 3）PGL50G使用GTX实现SFP光纤收发SDI视频。 4）光纤放大器国外需要支持IPV4&6双栈，基于小眼睛科技紫光盘古50K开发板实现IPV4&6精简协议栈,，编写了其VerilogHDL模型,进行了仿真和逻辑综合。实现IPV4&6网页获取掺铒光纤放大器EDFA各种实时参数数据监测。

jf_09271023

11:0504-12

申请理由本人目前担任校社团负责人，需定期组织相关开发活动以活跃社团氛围，且因学校最新管理条例，不得向新社员收取社费，导致经费空缺，亟需试用样品，望批准项目计划 1. 开展相关开发活动，活跃社团氛围，带动社员与社团主要骨干之间的技术协作 2. 样品开发板可供社员学习与使用，互相交流技术心得，试制有创造性的成熟作品 3. 对参加中国农业大学创新创业项目计划（URP）的同学给予资源支持，鼓励社员将样板用于全国大学生电子设计竞赛的使用中去预期成果社员开发对应的小项目，编写项目验收结果通过使用开发板获得省内或国内重大赛事的奖项

jf_30540068

21:3404-11

申请理由我是论坛的忠实粉丝，一直从事单片机的开发工作，然而工作中也会碰到fpga的项目，无奈功力有限，不能接手，不得不说是一种遗憾。一直想学习fpga的开发，如果能有一块开发板，那简直不要太高兴。项目计划 1、开箱测评，熟悉开发板资源 2、通过例程结合开发板来学习fpga 3、做一个自己的小项目练练手

jf_70494675

16:2504-11

申请理由：本人有2年的FPGA开发经验，在多个FPGA相关比赛中取得好成绩，想借助该开发板完成项目本项目的主要思路是利用FPGA的并行处理优势加速正向推理过程中的大量卷积操作,设计主要分为硬件加速与软件控制两部分,二者通过PCle实现数据流交互与划分。硬件部分主要负责数据的采集、预处理与推理加速,其中数据采集包含有摄像头与HDMI两路输入,预处理主要进行图像的拼接与缩放,推理加速则主要加速卷积、池化、上采样等操作;软件部分的设计包括模型训练与FPGA控制,识别用骨干模型拟采用YOLOV5, FPGA的数据流与加速器控制上位机拟采用PyQT或QT实现。预计九月份完成项目

jf_11531453

09:3504-11

1.高阶数字滤波器FIR，包含低通、高通、带通、带阻等类型，展示滤波效果，能达到的最高阶数与资源使用情况，以及实现过程

Engine123

23:2504-04

1 通过开发板实现pcie的基本读写测试 2 在此基础上完成特定功能实现，比如内存的整存整取 3 完成windows平台的pcie驱动开发和linux平台的驱动测试 4 完成公司实际承接的一个项目，为后续使用打好基础，做好铺垫。

依山观澜0

18:4104-04

我是西安邮电大学集成电路专业本科在读，目前在参加集成电路创新创业大赛芯来risc-v杯，想做基于riscv软核的图像方面的soc，想借用贵公司的开发板学习，谢谢

ednew

12:3704-04

申请理由：本人在商用密码领域拥有丰富的实践经验，也做过图像处理方面的硬件研发，本次想借助lattepanda平台做一个随机数发生器。项目计划： 1.根据文档，对lattapanda快速入门 2.通过资料和案例熟悉开发过程 3.筹备基于时钟抖动的随机数方案和设计 4.项目开展，按时间计划实施 5.项目调试，优化，分享。预计成果：分享项目的过程文档，代码和成果照片。

AlvinGG

22:0404-03

申请理由本人在电子设计和FPGA领域具有较为丰富的开发经验，特别是对于紫光核心，曾经使用紫光FPGA参加全国大学生FPGA创新设计竞赛，并取得了三等奖的成绩。我想借助发烧友论坛和小眼睛科技紫光盘古开发板进行进一步的学习和探索。我计划和同样有丰富FPGA经验的同学，在专业指导老师的帮助下，报名参加中国软件杯大学生软件设计大赛，编写cordic算法的高性能FFT实现，并形成IP核。项目计划一、根据开发资料快速入门该开发版二、报名参加中国软件杯大学生软件设计大赛，赛题为A7-基于FPGA的FFT算法并行优化三、根据赛题要求，编写cordic算法的高性能FFT实现四、完善算法，进行封装，形成IP核五、项目优化，分享预计成果分享项目的开展，实施，结果的过程，展示项目成果

万顷晴沙

10:1804-03

申请理由：本人在ARM+FPGA双核开发中有多年的学习和开发经验，设计过多款ARM M4内核的产品，熟悉XILINX的A7系列FPGA产品，由于xinlix价格暴涨，现已全面转向国产FPGA的学习和设计，有使用高云和智多晶的产品，现在公司项目是双通道高速ADC采集，实现便携示波器的相关应用，感觉国产最新推出的产品完全有能力胜任，可以替代XILINX相关产品。借助这次试用机会，尝试在紫光的FPGA上实现这些功能，进一步扩展可供选择的国产FPGA的空间。项目计划： 1，根据文档，对开发板做快速入门 2，实现对相关开发软件的学习，熟悉开发过程 3，根据开发板，适配高速ADC采集模块，实现FPGA的ADC驱动设计 4，配合示波器的应用，实现各种触发功能，数据高速缓存功能，实验数据3D映射功能，尝试实现高级示波器才配置的一些功能，实现低成本硬件实现高级功能配置，提供产品性价比。 5，通过项目的开展，把相关技术积累，在紫光FPGA上进行移植和实现，实现一个基本的数据采集卡的功能，为后续公司采购相关的产品做出评估。

jf_90152295

19:1604-02

申请理由：本人有一定VerilogHDL基础，想更深入地学习紫光同创的FPGA，参加2023紫光同创杯项目计划：用HDMI接口、光纤、网口、摄像头的一路或者几路作为信号的输入源（数据源为基于开源目标数据集VOC等数据集实现目标检测功能），实现一路或者多路的源端视频采集。预计成果：研究大赛提供的学习资料，实现赛题的要求

那年九八

15:1604-02

预计实现yolo的加速

nnn15nn

15:0404-02

国产化替代的考虑，了解国产平台的开发情况，主要是信号处理，包括FFT、滤波器设计和数据打包等。

jf_54223755

15:0404-02

利用FPGA实现前端CMOS图像采集，图像处理后增加OSD界面显示，送到后端OLED显示器，图像传感器和OLED显示器分辨率都为1024X768

zhangxiaopi

09:4303-30

本人从本科大三开始学习FPGA开发，有三年多的学习和开发经验，曾使用过altera，xilinx开发板，做过通信信号处理，调制解调相关项目，也做过图像处理相关项目，主要为图像内容识别，想借助该开发板对图像识别项目进行完善研究。项目计划 1、根据文档，对开发板快速入门 2、通过官方例程，了解板卡的所有外设使用 3、项目开展，按时间计划实施 4、项目调试，优化项目。5、编写文档，展示成果。

jf_03400215

16:3203-29

项目基本要求如下，主要是结合23届集成电路创新大赛进行学习。要在 FPGA 上使用 RISC-V 构建一个图像识别系统，遵循以下步骤： 1. 确定 FPGA 硬件平台和 RISC-V 处理器架构，并选择合适的 RISC-V 处理器核心和外设； 2. 下载和安装适当版本的 RISC-V 交叉编译工具链，并使用它来编译 RISC-V 处理器核心和外设所需的代码和库。此外，还需要为 TensorFlow Lite 编译适当的库和应用程序，以便在 RISC-V 处理器上运行 TensorFlow Lite 模型； 3. 将编译后的 RISC-V 处理器核心和外设代码加载到 FPGA 中，并配置适当的内存映射和 I/O 接口。在此过程中，需要了解 FPGA 硬件平台的架构和资源限制，并根据应用程序进行优化； 4. 使用 TensorFlow Lite 工具链将已训练的模型转换为 TensorFlow Lite 格式，并将其编译为适当的库和应用程序。然后，将编译后的库和应用程序部署到 RISC-V 处理器上。

白猫警督

14:4103-29

申请理由：本人自2015年硕士毕业以来，一直从事基于Xilinx FPGA的高速接口、软件无线电的开发工作，熟悉 Xilinx 7系列、Zynq7000系列和MPSOC系列的FPGA，经验丰富，有HDMI/MIPI/DVP/DP/DVB-ASI等图像接口，SelectIO/SRIO/Aurora/GTX/SFP等Serdes接口，UDP接收等开发经历。公司属于军工行业，FPGA正在向过国产FPGA验证阶段，希望借助盘古50K开发板，验证紫光FPGA的部分性能和软件生态。项目计划： 1、熟悉50K开发流程 2、完成HDMI彩条输出试验 3、完成HDMI图像接收、显示试验 3、完成光纤回环试验 4、完成10/100/1000M以太网接口回环试验 5、完成光纤-以太网回环试验 6、完成基于SFP接口的盘古50K与ZCU106通信试验 7、完成DDR读写速度测试试验 8、完成PCIE通信试验预计成果： 1、提交3篇试用报告文章和至少1个试用视频 2、对比Xilinx开发环境，提交1篇使用体验报告