完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
Verilog-2001添加了generate循环,允许产生module和primitive的多个实例化,generate语句的最主要功能就是对module、reg、assign、always、task等语句或者模块进行复制。 在generate语句中可以引入if-else和case语句,根据条件不同产生不同的实例化。 在设计中,很多情况下需要编写很多结构相同但是参数不同的赋值语句或者逻辑语句,如果在参数量很大的的情况下,原本的列举就会显得心有余而力不足。c语言中常用for语句来解决此类问题,verilog则为我们提供了generate语句。
发布
MODBUS转PROFINET网关来连接台达VFD-E变频器与PLC的配置案例
424 浏览 0 评论
PCB设计安规,电气间隙与爬电距离要点
804 浏览 0 评论
【精选推荐】便携式ECG方案介绍
839 浏览 0 评论
FAT32文件系统详细分析 (格式化SD nand/SD卡)
570 浏览 0 评论
2023 KiCon Asia 11月12日 深圳见!
476 浏览 0 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 粤ICP备14022951号 )
GMT+8, 2023-12-10 00:55 , Processed in 0.376307 second(s), Total 31, Slave 25 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com