完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我们的定制板上焊接了定制的DDR3架构:16 x(256Mb x 8b)MT41J256M8 IC = 4GB,32b数据总线和 4个等级,连接到Virtex-6设备。 我们刚刚注意到Virtex-6内存控制器只能支持16 x(128Mb x 8b)MT41J128M8 IC = 2GB DDR3 SDRAM。 我的问题是: 1.当我在存储器接口生成器的控制器选项级选择“组件”时,我已经可以选择板上的RAM IC,MT41J256M8。 但是,不可能选择IC的数量和秩结构,因此MIG似乎假设我只有一个RAM IC。 如何定义自定义排名架构? 我应该只创建一个带有两个地址引脚和32位数据总线(而不是8位)的自定义存储器部件 2.我们目前的架构会起作用吗? 我可以使用一半的RAM容量吗? 3.为什么这么大的FPGA的RAM容量限制在2GB? 这不是一个地址引脚的问题吗? 最好的祝福, 阿齐兹 |
|
相关推荐
1个回答
|
|
您可能想在MIG论坛中提出这个问题。
1.您应该能够选择与您选择的内存无关的界面宽度。 例如,如果选择x8内存,并将宽度设置为64,MIG将使用8个组件实例化64位接口。 仅支持2个等级,这是最低频率。 也许吧。 请注意,您的电路板必须是在考虑MIG规则的情况下创建的。 如果不是,它将不适用于MIG phy,但您可以创建自己的phy来使用它。 有关更多信息,请查看UG406:http://www.xilinx.com/support/documentation/ip_documentation/mig/v3_92/ug406.pdf |
|
|
|
只有小组成员才能发言,加入小组>>
1887 浏览 7 评论
2434 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
1904 浏览 9 评论
2994 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
1988 浏览 15 评论
1295浏览 1评论
asd123如何使用XUP USB-JTAG对anxcvu9p-flgb2104-2-i进行编程
1021浏览 0评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
1993浏览 0评论
319浏览 0评论
1425浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 粤ICP备14022951号 )
GMT+8, 2023-8-21 18:00 , Processed in 1.481393 second(s), Total 68, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:粤 B2-20160233 工商网监 湘ICP备2023018690号