完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
在verilog中比较器比较的值是999999,但在RTL Viewer中比较器的值为上图。
在verilog中加法器的值是1;但在RTL Viewer中比较器的值为上图。 为什么verilog中的值跟RTL Viewer仿真的值不一样了?
|
|
相关推荐
1个回答
|
|
不要沉
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
501 浏览 0 评论
集创赛(全国大学生集成电路创新创业大赛)和全国大学生FPGA竞赛紫光同创赛道官方定制FPGA开发板|国产FPGA开发板PGL50H
2366 浏览 0 评论
945 浏览 0 评论
1299 浏览 0 评论
677 浏览 0 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 粤ICP备14022951号 )
GMT+8, 2023-12-4 14:11 , Processed in 0.298436 second(s), Total 38, Slave 32 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:粤 B2-20160233 工商网监 湘ICP备2023018690号