电子发烧友App
Cadence产品管理集团总监 Pete Hardee 、Codasip战略和生态系统副总裁 Mike Eftimakis 、 Imperas Software创始人兼首席执行官Simon Davidmann、西门子 EDA处理器验证项目经理Sven Beyer、Synopsys联盟合作伙伴营销高级总监 Kiran Vittal、Breker Verification 首席执行官 Dave Kelf和 Viosoft Corp 总裁兼首席技术官 Hieu Tran对半导体制造工具的差距以及为什么 RISC-V 处理器需要新方法展开了讨论。以下是该对话的摘录。
RISC-V 是否会成为特定领域处理器的重要参与者？
Hardee：我坚信 RISC-V 将成为特定领域处理器的重要参与者。Arm 的架构许可证持有者能够为特定领域配置处理器。我们在 RISC-V 中看到的是，将特定领域的数据路径处理添加到 RISC-V 核心中，它可以找到应用程序的各个领域。这很棒。RISC-V 能做到这一点真的很强大。但是，它也增加了验证挑战。我们看到大量采用正式的、持续使用的动态验证。RISC-V 的吸引力在于是否能够更好地配置它，而不是现有的、不太灵活的 ISA。
Davidmann：过去在英特尔、Arm 和 MIPS 内部构建的技术在自由扩展方面受到了很大限制。我们不应该只是学习和复制已经完成的事情。我们需要了解已经完成的工作并将其应用于应对现代挑战。十五年前，我们围绕 Arm、MIPS 和 PowerPC 建立了模型。这些模型不是非常可配置、可扩展或可定制的。因为我们独立于他们所有人，所以我们可以专注并构建我们的技术，这样您就可以选择 ISA 的不同位、不同的配置。当 RISC-V 出现时，我们已经考虑过这种可扩展性和可配置性和可扩展性。我们有 12 个不同的 ISA。它不仅仅是一个模拟器。是建模能力、扩展能力、调试器、分析、验证工具。RISC-V 对其他人来说都是一个挑战，而我们的技术已经以我们可以应用它的方式考虑在内。我们不能只是为其他 ISA 使用以前存在的技术。我们需要弄清楚如何将它们调整为 RISC-V。RISC-V 有大约 70 个扩展，已经有工具开发人员已经完全放弃并说，“我们无法满足和测试 70 种不同的交互组合。” RISC-V 正在做的是转向他们所谓的配置文件和平台。他们说有这个配置文件，用于嵌入到这个区域，并将这些扩展作为强制性的。他们正试图减少这种自由扩展，因为现有的编译器工具链无法应对。
如果我们想要获得 RISC-V 可以提供的东西，我们必须在它周围的基础设施中构建更好的技术，比如模拟器，其他工具比如编译器，比如验证工具。它们都必须具有 RISC-V 为您提供的扩展和配置的灵活性和自由度。我们不能只接受以前存在的东西。
Vittal：对于编译器来说，所有的组合都需要很长时间才能获得性能。我们有一个工具可以使用支持 AI 的技术来提高软件堆栈的性能。当每个人都根据自己的需求进行定制时，就会有很多灵活性。你如何验证？这是最大的挑战。
Eftimakis：引入 RISC-V 是为了支持这种定制能力——我们称之为定制计算。随着摩尔定律的终结，这是总体上提高性能或效率的唯一途径。RISC-V 就是为了做到这一点。它需要一种新的思维方式。它需要一个新工具。这就是为什么我们开发了您不会以固定方式思考一个指令集的工具。我们用高级语言描述指令集，然后生成 RTL、编译器等背后的所有内容。如果您使用固定编译器的旧方法并尝试将所有选项包含在同一个编译器中，这是行不通的.
Davidmann：对于 RISC-V，为了给设计者他们需要的自由，我们需要解决什么是下一代语言的问题。我们将不得不转向允许这种硬件可配置性的语言，其方式不同于称之为实现语言（如 SystemVerilog）的可用方式。那是实现并进入设计编译器，但您需要的是在更抽象的层次上重新配置硬件的能力。未来，RISC-V 对每个人来说都会更容易。
Kelf：大多数 RISC-V 开发都是相对较小的嵌入式处理器——单核类型的设备。现在，公司开始关注应用处理器、多核设备和具有多个内核的平铺 SoC。现在我们将看到这些非常先进的系统。即使在您让应用程序处理器开始工作之后，我们也不得不担心诸如一致性之类的问题。这是我们确实需要向 Arm 学习的地方。我同意我们不能只保留旧的方法论并期望构建这些超级可配置的处理器，但我们确实必须站在Arm的肩膀上。
Hardee：当您开始从单一问题转向更复杂的架构时，会出现很多问题。分支预测的问题、预取指令的问题、乱序执行——所有这些问题。您将 OpenTitan 核心作为信任根。它没有任何漏洞。当您进入更大的应用程序架构时，您必须更加复杂才能获得所需的性能。
Kelf：并发只是一个例子。像你刚才提到的还有几十个，我们还没有开始接触。这些大公司已经想出了很多办法。我们可以从那些人那里借用，但是我们必须构建新东西以获得可配置性和获得额外的说明。Tensilica 和 ARC 也做到了这一点。所以我们需要看看那些人做了什么。
Davidmann：对于 RISC-V，很多人都在做单核嵌入式，但也有很多人在做相当大、复杂的处理器阵列，无论它们是大型矢量引擎，有序的，乱序的-订单，所有这些东西。其中一些有多个处理器。RISC-V 尚未用于高性能应用程序进程。当 Arm 开始考虑进入数据中心时，我们认为这需要很长时间，他们花了 10 多年的时间。因此RISC-V 在获得高端应用处理器之前最少还有 10 年的时间。
我们有几个客户在 RISC-V 中拥有应用程序流程，他们说它可以引导 Linux。当我们应用我们的 DV 解决方案时，第一天我们发现了 20 个错误。这是一个单线程的64GC，但它是一个相对简单的内核。RISC-V验证的未来挑战在于高端应用处理器。它们是多问题、无序、虚拟内存、缓存一致性。这就是RISC-V验证的真正挑战所在。我们有开箱即用的解决方案，用于低端的东西，单线程，甚至无序的东西，但应用处理器，高性能，这就是最大的挑战所在。
Kelf：我们都记得 Arm 从 Arm7 到 Armv8 的时候。这是一个巨大的飞跃。这与我们在这里谈论得完全相同。Arm 的内部验证从很多周期增加到 1015，Arm 确实解决了这个问题。我们都将不得不为 RISC-V 做同样的事情，我们可以向他们学习，然后利用它来应对所有新的挑战。
Hardee：Arm 做过很多演示，其中一个问题是它可能无法扩展到大系统。但是 Arm 正在验证诸如加载存储单元之类的东西。然后，您必须使用模拟和仿真来扩大验证范围，以解决全芯片级问题。
Kelf：还要弄清楚覆盖范围之类的事情。
Davidmann：当我们与使用 RISC-V 的人进行验证时，他们说他们正在做一个应用程序核心，如果他们没有仿真，我们很快就会退出，因为他们没有认真对待这个问题。
Vittal：它是验证软件和硬件的结合。这需要仿真、原型制作、虚拟原型制作。一些 RISC-V 供应商正在为参考板提供硬件原型设计解决方案。
验证的必要性 对于可配置的高级语言，您谈到了生成编译器和流程所需的其他内容。我们是否需要查看您如何根据这些高级规范生成覆盖模型？那么人们会有一个一致的目标，他们正在努力实现验证目标吗？
Hardee：覆盖模型是一个不同的概念。回到我们从处理器验证和 ASIC 验证之间的差异开始的地方，针对 ASIC 验证计划涵盖所有场景的相同覆盖模型不一定适用于处理器。你必须涵盖所有可能发生的情况，包括所有这些不可预见的事情。这就是我们目前拥有的传统覆盖模型有些无效且不够好的地方。
Kelf：随着我们转向更广泛的应用程序处理器，试图提供一个功能覆盖模型来检查加载存储到内存中，你将一遍又一遍地双重检查相同的内存单元，这是行不通的。UVM 样式覆盖模型非常重要，但远不足以检查这些新的应用程序处理器。场景覆盖和其他规范覆盖类型的想法将变得更加重要。
Vittal：我们一直在使用人工智能技术。我们查看约束随机刺激的质量，然后使用机器学习来改进它。
Hardee：我们都在这样做，但这还不够。
Davidmann：功能覆盖模型——Verilog 和 SystemVerilog——非常棒，它非常适合 RISC-V 的指令。但挑战是当我们进入具有 MMU 和 TLB 的应用程序处理器时。你有一个硬件页表 walker。这只是记忆。然后当出现页面错误时，您有六个级别的页表遍历。这都是内存数据结构。你不能为此编写SystemVerilog功能覆盖。我们必须创建新的方法和技术，以便他们知道他们在 RTL 中测试了多少。
Eftimakis：这些工具并不完美。他们每个人都需要结合起来。我们需要积累这些方法，这些工具，以确保我们最终得到良好的覆盖。但事实上，它需要很多不同的方法、不同的工具。这就是我们使用来自不同供应商的工具的原因。我们使用的方法是从英特尔和 Arm 开发的方法中采用的。它需要获得 CPU 所需的正确级别，因为它真的很复杂。
Davidmann：你意识到的第一件事是你不能去构建任何这些东西，你需要使用现有的东西，或者专门为你想要的东西构建它。所以等待开源来解决你的问题的想法是错误的。没有商业工具，你无法验证任何东西。
Kelf：RISC-V 验证代表了验证领域的最新技术水平。
Hardee：RISC-V 的赢家将是那些投资于验证的人。有一些 RISC-V 参与者没有在这方面投资，他们认为不支付许可费是更便宜的选择，但这些参与者正在消亡。很明显，投资验证绝对是 RISC-V 市场成功的关键。
编辑：黄飞
工商网监
工商网监
评论