返回发烧友论坛

发帖

[问答]

【verilog每日一练】二进制数值中1的个数奇偶判断

945 Verilog fpga

问答对人有帮助，内容完整，我也想知道答案 0 用verilog实现变量flag为1表示变量a的数值中二进制1的个数是奇数，flag为0表示变量a的数值中二进制1的个数是偶数，比如：a为8’b1111_0000，则二进制1的个数为4，即偶数 0 本主题由 ElecFans小喇叭于 2023-8-15 14:32 添加图标推荐本帖被以下淘专辑推荐: · verilog每日一练\|主题: 23, 订阅: 1
2023-8-15 10:42:24　　 1 评论淘帖1 邀请回答您可以邀请以下用户，快速回答问题 × yonglong11 该类别下有 31 个回答，其中被选为最佳答案 7 次。邀请回答 zealsoft 该类别下有 3 个回答。邀请回答商周该类别下有 2 个回答。邀请回答 yinwuqing 该类别下有 2 个回答。邀请回答王栋春该类别下有 2 个回答。邀请回答 jf_19507388 该类别下有 1 个回答。邀请回答 2233333哇该类别下有 1 个回答。邀请回答 jf_05892082 该类别下有 1 个回答。邀请回答刘诺馨该类别下有 1 个回答。邀请回答 jf_99074111 该类别下有 1 个回答。邀请回答 jf_32177393 该类别下有 1 个回答。邀请回答 jf_22511962 该类别下有 1 个回答。邀请回答 jf_09782535 该类别下有 1 个回答。邀请回答 h1654155809.6349 该类别下有 1 个回答。邀请回答 jf_84061266 该类别下有 1 个回答。邀请回答 jf_57366101 该类别下有 1 个回答。邀请回答 xxk123 该类别下有 1 个回答。邀请回答 Anna520 该类别下有 1 个回答。邀请回答 jf_15072763 该类别下有 1 个回答。邀请回答 hehung 该类别下有 1 个回答，其中被选为最佳答案 1 次。邀请回答举报 Mill 相关推荐 • 每日一练 3240 • LabVIEW每日一练汇总贴（1.20更新）（已颁奖） 80738 • 关于Pads的每日一练，你有什么想问的吗？ 8560 • 每日一练无法回复，看不到答案 3736 • Labview种如何将一个数字转换为5位二进制，8位二进制以及任意位的二进制表示呢 6440 • 如何使用二进制信号量 1013 • labview编程模拟十进制数到二进制数的转换过程 9728 • labview 四位十六进制字符串数据如何转化为二进制数据并判断最高位为0或1，并提取出剩下15位二进制数据？ 4977 • Labview图像二进制转换问题 8551 • labview存储二进制文件问题 2264 1 条评论 Mill 2023-8-16 10:32 答案：reg〔7:0〕a; reg flag; always@(posedge clk) begin flag＜＝⋀a 解析：按位异或，^a等效于a[7]^a[6]^a[5]^a[4]^a[3]^a[2]^a[1]^a[0]，二进制中1的个数为奇数个的时候结果为1，二进制中11的个数为偶数个的时候结果为0 赞回复举报 9个回答

答案对人有帮助，有参考价值 0 always @(posedge clk) begin flag = 1'b0; for (int i=0; i<8; i=i+1) begin if (a[i] == 1'b1) flag = ~flag; end end

2023-8-15 17:20:53 评论举报 hehung

答案对人有帮助，有参考价值 0 flag <= (a[0] + a[1] + a[2] + a[3] + a[4] + a[5] + a[6] + a[7]) % 2 == 1;

2023-8-15 17:24:25 评论举报 zealsoft

答案对人有帮助，有参考价值 0 按位异或即可 flag <= ^a;

2023-8-15 19:02:27 评论举报 dfghjkghj

//放法1
flag <= a[0] + a[1] + a[2] + a[3] + a[4] + a[5] + a[6] + a[7]); //不带进位加法

//放法2
flag <= ^a; //自异或

评分

参与人数 1	积分 +1	收起理由
钱之豪	+ 1	说的好

查看全部评分

2023-8-15 21:08:52 评论

答案对人有帮助，有参考价值 0 module count_ones #(parameter WIDTH=8)( input wire a, output reg flag ); integer i; integer count; initial begin count = 0; for (i = 0; i < WIDTH; i = i + 1) begin if (a[i] == 1) begin count = count + 1; end end if (count % 2 == 1) begin flag = 1; end else begin flag = 0; end end endmodule 复制代码在这个模块中，我们首先定义了一个宽度参数WIDTH，它表示输入a的位数。然后我们使用一个计数器count来统计a中二进制1的个数。在for循环中，我们遍历a的每一位，如果这一位是1，则将计数器加1。最后，我们检查计数器的值是否为奇数，如果是，则将flag设置为1，否则将flag设置为0。

2023-8-16 10:05:28 评论举报余温重顾

答案对人有帮助，有参考价值 0 解析：按位异或，^a等效于a[7]^a[6]^a[5]^a[4]^a[3]^a[2]^a[1]^a[0]，二进制中1的个数为奇数个的时候结果为1，二进制中11的个数为偶数个的时候结果为0

2023-8-16 10:40:14 评论举报 Mill

答案对人有帮助，有参考价值 0 自异或 flag <= ^a;

2023-8-16 11:25:48 评论举报 PCB62304753

答案对人有帮助，有参考价值 0 flag <= ^a;

2023-8-16 12:27:54 评论举报 jf_84491108

答案对人有帮助，有参考价值 0 flag <= ^a ; //按位异或复制代码

2023-8-16 19:53:55 评论举报卿小小_9e6

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

我要提问

热门标签更多

Verilog fpga fpga

最新回答

返回 FPGA开发者技术社区

回复

快速回复

扫一扫，分享给好友

复制链接分享

返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@hauqiu.com