完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
编码器的abz相是5v信号,可以直接接入FPGA3.3V的引脚吗? fpga 编码器 5V编码器
g86sg406sd 2023-8-6 来源: FPGA|CPLD|ASIC论坛
chenbingjy 2023-6-24 来源: FPGA|CPLD|ASIC论坛
chenbingjy 2023-4-18 来源: FPGA|CPLD|ASIC论坛
AD9516-1 配置时钟 遇到的问题 ADI AD9516 时钟芯片
jf_68001359 2023-1-16 来源: FPGA|CPLD|ASIC论坛
当接收的数据没有标志位的时候,如何让计数器和数对齐? FPGA Verilog 数据同步
taocheng123 2022-10-8 来源: FPGA|CPLD|ASIC论坛
对50MHZ时钟分频,输出1KHZ时钟信号和100HZ时钟信号 时钟分频 RTL
无影000 2017-10-26 来源: FPGA|CPLD|ASIC论坛
szldsj 2017-12-12 来源: FPGA|CPLD|ASIC论坛
请问如何编写程序控制flash,来定义一段的指定空间作为自由存储区?
121341313 2018-6-12 来源: FPGA|CPLD|ASIC论坛
fpga的jtag口可以成功下载,as口下载成功但是程序不运行 fpga jtag 成功 下载
leepc0929 2018-1-30 来源: FPGA|CPLD|ASIC论坛
野外老剑仙 2018-3-14 来源: FPGA|CPLD|ASIC论坛
#新人首问#用FPGA进行算法加速必须要开发板吗? FPGA开发板
手心的蔷薇122 2018-5-29 来源: FPGA|CPLD|ASIC论坛
dpram读写顺序有问题,请问这可能是什么原因导致的? DPRAM RAM
csj_fpgaer 2018-8-6 来源: FPGA|CPLD|ASIC论坛
huakong 2017-6-8 来源: FPGA|CPLD|ASIC论坛
利用altera家的arria V进行以太网的开发,遇到了问题,求大神解决 以太网 IP核
zhlw2016 2017-8-1 来源: FPGA|CPLD|ASIC论坛
hyzhang93 2017-9-5 来源: FPGA|CPLD|ASIC论坛
Qsys系统生成之后,没有reset输入引脚是怎么回事? Qsys NiosII
zpccx 2017-9-6 来源: FPGA|CPLD|ASIC论坛
jf_1689824204.6718 2017-10-8 来源: FPGA|CPLD|ASIC论坛
小黑屋| 手机版| Archiver| 电子发烧友 ( 粤ICP备14022951号 )
GMT+8, 2023-9-27 05:15 , Processed in 0.444108 second(s), Total 124, Slave 121 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:粤 B2-20160233 工商网监 湘ICP备2023018690号