RK3588 ESD/EMI防护设计及EMC设计检查建议

1.1 概述

ESD：Electro-Static discharge的简称，意思是“静电释放”。静电是一种自然现象，通常通过接触、摩擦、电器间感应等方式产生，其特点是长时间积聚、高电压(可以产生几千伏甚至上万伏的静电)、低电量、小电流和作用时间短的特点，常常造成电子电器产品运行不稳定，甚至损坏。

EMI：Electromagnetic Interference的简称，直译是电磁干扰；在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。

EMC：Electro Magnetic Compatibility的简称，也称电磁兼容，各种电气或电子设备在电磁环境复杂的共同空间中，以规定的安全系数满足设计要求的正常工作能力。

本章对于 RK3588产品设计中的 ESD/EMI防护设计及EMC的设计检查给出了建议，帮助大家更好的提高产品的抗静电、抗电磁干扰水平。

1.2 ESD防护设计

1、模具上做隔离：接插件能内缩的尽量内缩于壳体内，让静电释放到内部电路上的距离变长，能量变弱，测试标准由接触放电条件变为空气放电等。

2、在PCB布局时做好敏感器件的保护、隔离，一些敏感模块如射频、音频、存储器可以添加屏蔽罩。

3、布局时尽量将RK3588芯片及核心部件放在PCB中间，不能放在PCB中间的，需要保证屏蔽罩离板边至少2MM以上的距离，且要保证屏蔽罩能够可靠接地。

4、应该按功能模块及信号流向来布局PCB, 各个敏感部分相互独立，对容易产生干扰的部分最好能 隔离，比如DCDC开关电源模块等。

5、要求合理摆放应对ESD器件，一般要求摆在源头，即ESD器件摆放在接口处或静电释放处，走线时先经过静电器件之后再打孔引出，如图9-1所示。

6、元件布局远离板边且距插接件有一定距离，一般建议布局板边至少20mil，接插件40mil以上。

7、PCB表面一定要有良好的GND回路，各接插件在表层都要有较好的GND连接回路。有加屏蔽罩的应尽量跟表层地相连，并在屏蔽罩焊接处多打地孔接地。要做到这一点，就要求各个连接座部分在表层不要走线，也不要出现大范围切断表层铜皮的走线。

8、表层板边不走线且多打地孔，必要时要做好信号跟地之间的隔离，如图9-2所示。

9、如果有经连接器实现板对板连接时，建议全部信号串接一定阻值的电阻(2.2ohm-10ohm之间，具体以能满足SI测试为准)，以及预留TVS器件，可提升抗静电浪涌能力。

10、RK3588 nPOR管脚的100nF电容必须靠近管脚放一个8/16mil的地过孔，空间允许建议打两个以上，更良好的接地。

11、关键信号比如Reset、时钟、中断等敏感信号与板边距离不得小于5mm，走线下方需要有参考平面，避免出现边缘效应，如图9-3所示。

12、在PCB板空白多露铜，以便加强静电释放效果，或者便于增加加泡棉等补救措施，如图9-4所示。

13、其它外围芯片如果有带Reset管脚，建议增加100nF电容必须靠近管脚，电容的地焊盘必须有一个8/16mil地过孔，空间允许建议打两个以上，更良好的接地，如图9-5所示。

14、从PCB上进行隔离，让静电只能释放在部分区域，比如座子地管脚单独过孔和内层的地层连接，对表层的PCB进行Keepout，表层的地铜皮和管脚尽量远离，即让敏感信号远离静电易放电区域（表层地铜皮）等等，如图9-6所示，在表层隔离HDMI信号与GND的距离。

1.3 EMI防护设计

1、电磁干扰三要素：干扰源、耦合通道及敏感设备，如图9-7所示，我们不能处理敏感设备，所以处理EMI就只能从干扰源跟耦合通道入手。解决EMI问题，最好的方式就是消除干扰源，消除不了的就想办法切断耦合通道或者避免天线效应；

2、PCB上干扰源一般很难完全消除，可以通过滤波、接地、平衡、阻抗控制，改善信号质量(如端 接）等方法来应对。各种方法一般会综合运用，但良好的接地是最基本的要求。

3、常用应对EMI材料有屏蔽罩、专用滤波器、电阻、电容、电感、磁珠、共模电感/磁环、吸波材料、展频器件等。

4、滤波器选择原则：若负载（接收器）为高阻抗（一般的单端信号接口都是高阻抗，比如SDIO、RBG、CIF等），则选择容性滤波器件并入线路；若负载（接收器）为低阻抗（比如电源输出接口），则选择感性滤波器件串入线路。使用滤波器件后不能使信号质量超出其SI许可范围。差分接口一般使用共模电感来抑制EMI。

5、PCB上屏蔽措施需良好接地，不然可能会引起辐射泄露或者屏蔽措施形成了天线效应，连接器的屏蔽需符合相关技术标准。

6、RK3588展频的能分模块使用。展频的程度需根据相关部分对信号的要求而定。具体措施见RK3588展频说明。

7、所有时钟串接的匹配电阻，建议保留，提供匹配阻抗，提高信号质量的改善措施。

8、DC电源输入处，有条件可预留电源共模电感或EMI滤波器。

9、USB、HDMI、VGA、屏连接座等接口处增加预留共模电感或滤波电路。

10、有加散热器时，要注意散热器也有可能耦合EMI能量，产生辐射，在选用散热器时除了满足热设计要求，还应满足EMI测试要求。散热器要预留接地条件，当有需要接地时，将散热器接地，此处不好明确接地点个数及怎么选择接地点，需要第一个版本硬件在实验室实际测试时依据实际情况整改。

11、EMI跟ESD对LAYOUT的要求有高度一致性，前述ESD的LAYOUT要求，大部分适用于EMI防护。另外增加下面的要求：

A、尽量保证信号完整性。

B、差分线要做好等长及紧密耦合，保证差分信号的对称性，以尽量减少差分信号的错位，避免转化成引起EMI问题的共模信号，如图9-8所示。

C、有插件器件等带金属壳器件的元件，应避免耦合干扰信号从而辐射。也要避免器件的干扰信号从壳体耦合到其他信号线。

D、所有时钟串接的匹配电阻靠近CPU端（源端），CPU管脚和电阻之间走线必须控制在400mil以内。

E、如果PCB超过4层板，建议让所有时钟信号尽量走内层。

F、防止电源辐射，电源层覆铜必须内缩，以一个H（电源和地之间的介质厚度）为单位，建议内缩20H，我们要求地平面大于电源或信号层，这样有利于防止对外辐射干扰和屏蔽外界对自身的干扰，（一般情况下在PCB设计的时候把电源层比地层内缩1mm即可，不然严格去满足20H的话会导致PCB走线不方便，如图9-9所示。）

1.4 EMC设计检查建议

按照设计流程，一个产品Layout完成之后，需要进入严格的评审环节，所设计的产品是否满足ESD或者EMI防护设计要求，撇开原理图设计，PCB设计一般需要我们从PCB布局和PCB布线两个方面进行审查，本小节就这两方面的检查做了建议，读者可以此作为审核PCB Layout人员的PCB的参考标准。

EMC设计布局检查建议:

1、整体布局检查建议

① 模拟、数字、电源、保护电路要分开，立体面上不要有重叠。

② 高速、中速、低速电路要分开。

③ 强电流、高电压、强辐射元器件远离弱电流、低电压、敏感元器件。

④ 多层板设计，必须要有单独的电源平面和地平面。

⑤ 对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源。

2、接口与保护布局检查建议

① 一般电源防雷保护器件的顺序是：压敏电阻→保险丝→抑制二极管→EMI滤波器→电感或者共模电感，对于原理图缺失上面任一器件进行顺延布局。

② 一般对接口信号的保护器件的顺序是：ESD(TVS管)→隔离变压器→共模电感→电容→电阻，对于原理图缺失上面任一器件进行顺延布局。

③ 电平变换芯片（如RS232）要靠近连接器的位置(如串口)放置。

④ 易受ESD干扰的器件，如NMOS、CMOS器件等，要尽量远离易受ESD干扰的区域（如单板的边缘区域）。

3、时钟电路布局检查建议

① 时钟电路的滤波器(尽量采用“∏”型滤波)要靠近时钟电路的电源输入管脚。

② 晶体、晶振和时钟分配器的布局要注意远离大功率的元器件、散热器等发热的器件。

③ 晶体、晶振和时钟分配器与相关的IC器件要尽量靠近。

④ 晶振距离板边和接口器件要大于1inch的距离。

4、开关电源布局检查建议

① 开关电源要远离ADDA转换器、模拟器件、敏感器件、时钟器件。

② 严格按照原理图的要求进行布局，不要将开关电源的电容随意放置。

③ 开关电源布局要紧凑，输入输出要分开。

5、电容与滤波器件布局检查建议

① 原则上每个电源管脚放置一个0.1uf的小电容、一个集成电路放置一个或多个10uf大电容，可以根据具体情况进行增减。

② 电容务必要靠近电源管脚放置，而且容值越小的电容要越靠近电源管脚。

③ EMI滤波器要靠近芯片电源的输入口。

6、叠层检查建议

① 多层板（四层以上）至少有一个连续完整的地平面用来控制PCB的阻抗和信号质量。

② 电源平面和地平面靠近放置。

③ 叠层尽量避免两个信号层相邻，如果相邻加大两个信号层的间距，并且布线时应该错位布线，不能重叠布线，否侧后期布线可能会引起串扰的产生。

④ 避免两个电源平面相邻，特别是由于信号层铺电源而导致的电源平面相邻。

⑤ 外层铺地。

7、其他设计检查建议

① 整机设计为浮地设备时，建议各接口不要分地设计。

② 机器外壳为金属时，电源是三孔，要求金属外壳必须良好连接大地。

1.5 EMC设计布线检查建议

1、整体布线检查建议

① 关键信号线走线避免跨分割我们PCB中的信号都是阻抗线，是有参考的平面层，对于设计的关键信号避免跨分割的现象出现，否则会导致信号阻抗的突变，导致信号完整性问题的出现。如图9-10，描述了信号跨分割的现象。

② 相同功能的总线要并行走、中间不要夹叉其它信号，如果空间允许可以进行包地处理。

③ 关键信号线走线避免“U”型或“O”型。

④ 关键信号线走线不要人为的绕长(以最短路径进行走线)。

⑤ 关键信号线需要距离边沿和接口400mil以上。

⑥ 晶振下面所有层都不能走线。

⑦ 开关电源下面不能走线，特别是电感或转换芯片下方。

⑧ 接收和发送信号要分开走，不能互相交叉布线。

2、隔离与保护

① 浪涌抑制器件（TVS管、压敏电阻）对应的信号走线尽量表层，短且粗（一般10mil以上）。

② 不同接口之间的走线要清晰，不要互相交叉布线。

③ 接口线到所连接的保护和滤波器件布线要尽量短。

④ 接口线必需要先经过保护或滤波器件再到信号接收芯片。

⑤ 接口器件的固定孔要接到保护地上，连接到机壳的定位孔、扳手要直接接到信号地。

⑥ 变压器、光耦等器件的输入输出地要分开处理（两端使用不同的GND）。

3、时钟布线

① 超过1inch的时钟线尽量走在内层，时钟线采用立体包地处理。

② 时钟线换层为不同的地参考平面需要增加回流地过孔。

③ 时钟线不允许跨分割。

④ 时钟线与其它信号线的间距达到5W，空间允许的情况下可以进行包地处理。

⑤ 时钟电路的电源走线需要加宽或铺铜处理。

4、其他

① 保护地和信号地之间的间距大于80mil。

② DC48V的爬电间距是否为80mil以上。

③ 电源平面要比地平面内缩“20H”（H为电源和地平面的距离），一般情况地内缩20mil，电源需要内缩60mil，并间隔150mil打地过孔。

④ 布线要避免出线Stub线，Stub线就是俗称的线头或歪线, 或者说信号没打算经过的路径。

⑤ AC220V的爬电间距最少为300mil，具体可以查爬电间距规格表。

⑥ 差分走线可以抑制共模干扰。

⑦ 敏感的信号线必须采用包地处理，包地线每隔200mil增加一个GND孔。

审核编辑：汤梓红